(19)日本国特許庁 (JP)

(12)公開特許公報(A) (11)特許出願公開番号

特開平10-40211

(43)公開日 平成10年(1998) 2月13日

(51) Int. Cl. *

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 13/28

310

G06F 13/28

310

R

審査請求 未請求 請求項の数2 OL (全37頁)

(21)出願番号

特願平9-111616

(22)出願日

平成9年(1997)4月28日

(31)優先権主張番号 015021

(32)優先日

1996年4月30日

(33)優先権主張国

米国(US)

(71)出願人 590000879

テキサス インスツルメンツ インコーポ

レイテツド

アメリカ合衆国テキサス州ダラス、ノース

セントラルエクスプレスウエイ 135

0 0

(72)発明者 リチャード ティー. ベイカー

アメリカ合衆国テキサス州オースチン,シ

ルバーリーフ ドライブ 3003

(72)発明者 ランドール イー. ピフォ

アメリカ合衆国テキサス州リーンダー、ノ

ース リム ドライブ 18208


(74)代理人 弁理士 浅村 皓 (外3名)

(54) 【発明の名称】パケット化されたデータ通信インタフェース機器内での直接メモリアクセス優先順位を割り当てる ための方法ならびにDMAチャンネル回路

(57)【要約】

【課題】 パケット化されたデータ通信インタフェース 内で直接メモリアクセスの優先順位を割り当てるための 方法およびシステムを提供し効率的なデータ転送を実現 する。

【解決手段】 PCIインタフェースバス内で、現在使 用中のDMAチャンネル番号に最も高い優先順位を割り 当てる。DMAチャンネル調停回路は、この現在使用中 のDMAチャンネルを使用したデータ転送が、予め定め られた境界条件に達するまでは、このチャンネルのサー ビスを継続する。前記境界条件が生じたところで、次の 優先順位を有するDMAチャンネルに移動することで、 効率的なデータ転送を実現する。



【特許請求の範囲】

【請求項1】 直接メモリアクセス (DMA) チャンネ ル優先順位を、転送される個々のデータパケットに関連 するデータパケット転送機器に対して割り当て、前記直 接メモリアクセスチャンネルの迅速なスケジューリング を提供することにより、データ転送行動を最適化するた めの方法であって、

1

データパケット転送機器に対する物理媒体インタフェー ス上のデータパケットに関連するDMAチャンネルを判 定し、

物理媒体インタフェース上で現在動作中のデータ転送に 関連するDMAチャンネル番号に関係する情報を、DM A調停ロジックに前記DMAチャンネル番号に最も高い 優先順位値を割り当てて供給し、

現在動作中DMAチャンネルへのサービスを予め定めら れた境界条件が存在するまで継続し、

境界条件が発生したことを判定した時点で、DMAエン ジンの実行を最も高い優先順位を有するDMAチャンネ ルに移動する、ステップを含む方法。

【請求項2】 PCIシリアルバスインタフェース機器 20 内で、転送される特定のデータパケットに関連したデー タパケット転送機器にDMAチャンネル優先順位を割り 当て、前記DMAチャンネルの迅速なスケジューリング を行い、データ転送行動の最適化を図る、直接メモリア クセス(DMA)チャンネル回路であって、

データパケット転送機器用の物理媒体インタフェース上 のデータパケットに関連するDMAチャンネルを決定す るためのDMAチャンネル決定回路と、

物理媒体インタフェース上で現在動作中のデータ転送に 関連するDMAチャンネル番号に関係する情報を、DM A調停ロジックに、前記DMAチャンネル番号に最も高 い優先順位値を割り当てて供給するマイクロプロセッサ DMAチャンネル用の命令と、

現在動作中DMAチャンネルへのサービスを予め定めら れた境界条件が存在するまで継続するためのマイクロブ ロセッサDMAチャンネルサービス命令と、

境界条件が発生したことを判定した時点で、DMAエン ジンの実行を最も高い優先順位を有するDMAチャンネ ルに移動するための移動回路と、を含むDMAチャンネ ル回路。

【発明の詳細な説明】

[0001]

【関連する特許明細書】本明細書は、ここでも参照され ・ ている米国特許明細書連続番号第 (TI-22691) 号、暫定特許明細書として1996年4月26日に出願 された、"受信データパケットにチャンネル番号を割り 付けるための方法、装置ならびにシステム"、現米国特 許<u>第 号</u>の続きである。

[0002]

の分野に関し、更に詳細にはパケット化されたデータに 関する通信インタフェース装置に関し、また更に詳細に はIEEE標準1394標準に準拠したプラットフォー ム指定通信インタフェース機器内での直接メモリアクセ ス優先順位を割り当てるための方法に関する。

[00031

【従来の技術】多くのマルチメディアアプリケーション に関して処理装置速度だけが重要なのではなくて、入出 力帯域幅もまたパーソナルコンピュータ上でのアプリケ 10 一ションを制限する重大な要因である。この制限を解消 するために、IEEE1394標準では高性能マルチメ ディア接続を、キャムコーダ (camcorder) 、テレビ、 ステレオ、CD交換機、セットトップボックス(set-to p boxes)、ミキシングコンソールならびにミュージッ クキーボード、同様に従来からのパーソナルコンピュー 夕機器との間で可能にしている。"ファイヤワイヤ(Fi reWire) "標準として知られているIEEE1394は 携帯型ならびにデスクトップコンピュータ環境でのバス インタフェース標準を提供している。このIEEE13 94標準は消費者とコンピュータ市場とを繋ぐ重要なり ンク技術として機能しており、高度通信プロトコルで駆 動されるシリアルバスを記述している。IEEE139 4 シリアルバスは廉価なシステムコストで、一方高性能 周辺機器バスに必要なデータ転送速度を提供するように 設計されている。

【0004】電気電子技術者協会(IEEE)ならびに その会員コンピュータ会社によって策定されたIEEE 1394標準はシリアルバスインタフェースであって、 低価格、高速ディジタルデータ転送ならびに通信を可能 30 とする。装置間の転送速度は最大400メガビット毎秒 (mbps) にまで達し、非同期および等時間間隔デー 夕転送モードの両方を介して実現できる。IEEE13 94標準インタフェースはそれ自体ビデオアプリケーシ ョンに適しているが、それは等時間間隔時分割システム で動作しているからである。例えば、仮にシステムが1 - フレームを1/15秒毎に出力するように構成されてい たとすると、少なくとも1フレームが出力される全ての パケットの中に存在するはずである。この結果ビデオが 滑らかに見えることになる。この理由によりIEEE1 40 394標準インタフェースは、これもまた等時間間隔モ ードで動作する非同期転送モード(ATM:asynchrono ustransfer mode) の様な技術と高い互換性を有する。

【0005】IEEE1394標準の利点はデータの実 時間転送にあり、これはマルチメディアアプリケーショ ンの相互接続として理想的な利点を提供する。小型で耐 久性がありしかもフレキシブルなケーブルおよびケーブ ル接続器を使用することにより、IEEE1394標準 は価格の節約を実現しある種のケーブル仕様に対する要 求を不要とする。IEEE1394標準は汎用入出力相 【発明の属する技術分野】本発明は一般的には電子機器 50 互接続を提供し、これは入出力ポートを統合する一方で

プリント回路基板のスペースを合併整理する。更に、Ⅰ EEE1394標準はピア・ツウ・ピア通信構造を提供 し、これは周辺機器がホスト装置に負荷を課することな く互いに直接通信することを可能とする。

【0006】 I E E E 1 3 9 4 標準は高速シリアルバス を提供し、これはヘッダを含むパケット化されたデータ を使用する。ヘッダはルーティング情報を含む。更に、 パケット化されたデータはペイロードデータを含む。媒 体の物理特性は長距離伝送用に設計される必要はない。 IEEEI394標準は、机上バスで動作するローカル 10 エリアネットワークの様な短距離用に設計されている。 その距離はしばしば単なる机上というよりは長くなる が、IEEE1394標準はローカルエリアネットワー ク動作で使用されることは意図していない。従って、基 本的にIEEE1394標準は、ワークステーション、 家庭用コンピュータ、テレビ、VCR、キャムコーダの 様な装置に、オーディオ、ビデオ、文字の様な種々の媒 体型式がアクセスするためのシリアルバスおよびパラレ ルバスを置き換えるための高速相互接続を提供する。

【0007】 既存の I E E E 1 3 9 4 標準インタフェー ス機器に関しては、種々の直接メモリアクセス (DM A) チャンネルを最適性能とするために如何にして調停 し、またスケジューリングするかという問題が存在す る。スケジューリングの問題が生じ、これはIEEE1 394標準バスへのデータ転送を行う際の、高速DMA チャンネル割り付けを妨げる。しかしながらこの様な問 題は、IEEE1394標準に特有のものでは無い。多 くの同様の事象に於いて、DMA動作のスケジューリン グの最適解を求める問題は存在する。DMAチャンネル を動作させている、これらの優先順位計画を実施するた 30 めの従来からの方法は最適とは言えないものである。も しも1つのDMAチャンネルがデータを有し、それがパ ーソナルコンピュータへ送られるものであって、かつ最 高の優先順位を持つものと仮定すると、そのDMAチャ ンネルは要求されたアクセスを受信するひとつである か、またはその最高の優先順位チャンネル以前に要求さ -れたアクセスを受信する別のチャンネルが存在すること がある。

【0008】例えば、IEEE1394標準およびその 他のシステムが使用する多くのPCIインタフェース機 40 器は"ラウンドロビン"技術を採用している。この様なべ 技術では、サービス対象として[N+1]個のDMAチ ャンネルが存在する場合、各々のチャンネルを 0 から N -へ順番に使用する。その結果、各DMAチャンネルは順 番に時分割で受信する。ラウンドロビン技術の問題点 は、最高の優先順位のチャンネルがPCIインタフェー ス機器上で現在動作中のチャンネルとはならないことで ある。より高速のIEEE1394標準インタフェース では、現在FIFOの中にあるデータは、そのFIFO から非常に早く抜き出されるかまたは満たされる。

【0009】 I E E E 1 3 9 4 標準型式 P C I インタフ ェース機器のスケジューリングおよび調停問題は、重要 な仕事を行っているチャンネル上での優先順位に基づく 調停作業の時に特に重要である。 しかしながらこの作業 を行うことは、現在動作中のチャンネルは満足しない。 もしもインタフェース機器が現在動作中のチャンネルを 実時間で満足しない場合は、PCIインタフェースをサ ポートしている1つまたは複数のFIFO機器の中で、 データの未達または超過が起こるであろう。これは現在 動作中のチャンネルを停止状態に異常終了させたり、エ ラー状態を生成することになるであろう。この様なエラ 一状態はIEEE1394標準または同様の通信バス内 の通信フローに対して正しくないまたは害となる影響を 与えるであろう。

【0010】この様なラウンドロビンまたは同様の技術 に於いて、転送機器が順番にチャンネルを選択するため に、チャンネルへのサービスが遅れてしまうという問題 がある。順番に処理する事で生じる遅れのため、チャン ネルの実時間サービスが往々にして行えないことにな る。これは通信フローを減速し、IEEE1394標準 を採用する利点に制限を加えることにもなる。

[0011]

2.0

5.0

【発明が解決しようとする課題】上記の問題点を鑑みる と、たとえ多数の現在動作中のチャンネルが存在して も、多重チャンネル直接メモリアクセスエンジン上で、 直接メモリアクセスチャンネルの調停およびスケジュー リングを行うための方法ならびにシステムが必要であ

【0012】また、作業が指定されたチャンネル上で実 施されたときに、その作業が有用であるだけでなく、ま た有用で無くても、FIFOの超過および未達の問題を 解決するために、現在動作中のチャンネルを確実に満足 させる機構が必要である。

【0013】また更に、DMAチャンネルへ何らかの形 式の据え置きにされたサービスを提供することとは対照 的に、DMAチャンネルを実時間でサービスするための 方法およびシステムが必要である。

【0014】更に、従来のFIF〇超過および未達問題 を解決するために、大きすぎるFIF〇の命令を防止す る、DMAチャンネルサービスの方法を提供する必要が

【0015】本発明によれば、直接メモリアクセス優先 . 順位を割り当てるための方法およびシステムが提供され ており、これは従来開発された I E E E 1 3 9 4 標準ま たは同様のデータ通信システム内の直接メモリアクセス 優先順位を割り当てるための方法およびシステムに関連 する、欠点および問題点を基本的に解決するかまたは軽 減するものである。

【0016】本発明のひとつの機能として、IEEE1 394標準を満足するようなデータパケット転送通信バ

スに関連するデータパケット転送機器の、直接メモリア クセス (DMA) チャンネル優先順位を割り当てる方法 およびシステムが提供されている。この方法およびシス テムは、データパケット転送機器に対して物理媒体イン タフェース上を現在転送されているパケットに関連する DMAチャンネルを判定する。この方法およびシステム はまた、現在直接メモリアクセスチャンネルにサービス しているDMAエンジン内のレジスタのセットも管理す る。本発明は最も高い優先順位を、物理媒体インタフェ ース上で転送している動作中のDMAチャンネルに割り 当て、これをDMA調停ロジックに通信する。次に、こ の方法およびシステムは、現在動作中のDMAチャンネ ルの予め定められた境界条件が存在するところまで、サ ービスを継続する。続いてこの方法は、DMAチャンネ ル実行を最高の優先順位を有する次の動作中DMAチャ ンネルに移す。もしも物理媒体インタフェースへのデー 夕転送が動作中の場合は、DMAチャンネル実行はその データ転送に関連するDMAチャンネルに移される。

【0017】本発明の技術的特長は、たとえ現在動作中のチャンネルが多数存在していたとしても、多重チャン 20ネルDMAエンジン上のDMAチャンネル調停およびスケジューリングを行う方法を提供することである。

【0018】本発明の別の技術的特長は、作業が1つのチャンネル上で実行されているときに、その作業が有用である場合のみならず、有用で無い場合も現在動作中のDMAチャンネルを確実に満足させる機構を提供することである。これは既知のDMAチャンネル割り当て方法では起こる可能性のある、FIFOの超過および未達問題を軽減または除去する。

【0019】本発明のまた別の技術的特長は、サービスを必要とするDMAチャンネルからの要求を据え置く代わりに、DMAチャンネルを実時間でサービスするための方法およびシステムを提供することである。

【0020】本発明のまた別の技術的特長は、要求されたFIFOサイズを最少とすることを助け、これによってIEEE1394標準型式バスに準拠した転送機器をサービスするFIFOで必要とするシリコン要求量を最少とする点である。

【0021】本発明の更に別の技術的特長は、単純な経路を提供することであり、これによってIEEE1394標準および同様の通信インタフェース機器に準拠した既存の転送機器に比較して信頼性を改善する点である。更に、本発明の技術的特長はIEEE1394標準に対して簡単に適用できる点である。本発明は本質的に如何なる型式の通信環境の如何なるシリアルデータストリームに対しても適用できる。

【0022】本発明及びその特長は添付図面を参照して行う以下の説明より更に完全な理解が得られるであろう。添付図面に於いて同一の参照番号は同一の事象を示す。

[0023]

【発明の実施の形態】本発明の提出された実施例は添付 図面に図示されており、ここで同一番号は種々の図面に 渡って同一の対応する部品を参照する。

6

【0024】図1はパーソナルコンピュータ環境10を 概念的に図示しており、これは点線の箱12で示される パーソナルコンピュータ12と点線の箱14で示される 関連の周辺機器とを含む。パーソナルコンピュータ12 の内部には種々のバス及びノードが存在しパーソナルコ ンピュータの動作を制御する。例えば、インタフェース バス16は3ポート物理層インタフェース18と本発明 によるインタフェース機器20との間の通信を支援す る。シリアルEPROM22はPCIインタフェース機 器20の動作を支援する。PCIインタフェース機器2 0 は更にPCIバス24と補助ポートローカルバス26 とのインタフェースを行う。またPCIバス24を経由 してローカルバス28ならびにPCI取り扱い機器3 0,32も通信を行っている。PCIホストプリッジ3 4 はローカルバス 2 8 と P C I バス 2 4 との間のホスト ブリッジ機能を実行する。補助ポートローカルバス26 はフラッシュPROM(またはRPL ROM)36、 直接メモリアクセス(DMA)チャンネル制御静的RA M (SRAM) 38、使用者定義機能(AUX) 40、 およびビデオ入出カ用ズームビデオ(ZV)ポート42 と通信を行う。ホストローカルバス28はホストCPU 44およびローカルメモリ46と通信を行う。

【0025】物理層インタフェース18と通信を行う周辺機器14には、CD ROM装置48、レーザプリンタ50、デスクトップカメラ52、そしてビデオケーブルセットトップボックス56とのインタフェースを行うディジタルビデオカセットレコーダ(VCR)54が考えられる。

【0026】図1に於いて、PCIインタフェースAS IC20は、PCIバス24をサポートする環境で動作 する機器と例えばIEEE1394-1995標準環境 が確立する高速入出力周辺機器環境で動作する機器との 間の、データパケット送信制御の基本機能を実行する。 本実施例のPCIインタフェースASIC20はIEE E標準1394-1995ならびにPCI仕様版2.0 に適合する。更にPCIインタフェースASIC20は サイクルマスタの機能を、特にIEEE1394-19 95環境に於いて実行し、喪失されたサイクル開始メッ セージ検出能力を有する。PCIインタフェースASI C 2 0 は 3 2 ビット周期的冗長検査(CRC)信号を I E E E 1 3 9 4 標準パケット送信用に生成し、同様に 3 2 ビットCRC検査をIEEE1394パケット受信時 に実行する。PCIインタフェースASIC20はPC IインタフェースASIC20と物理層インタフェース 18との間の等時間間隔バリアをサポートする。更に、

50 PCIインタフェースASIC20はIEEE1394

40

標準送信速度100、200および400mbpsをサポートし、同様に3サイズのプログラム可能FIFO(例えば、非同期送信、等時間間隔送信、そして一般受信)をサポートする。

【0027】以下に説明するように、PCIインタフェースASIC20はプログラム可能チャンネルアドレス比較器ロジックを受信した入力データパケットに対して実施し、それらに対してDMAチャンネルを割り当てる。本発明は、少なくとも1つの実施例に於いて5つのスキャッタ・ギャザ(scatter-gather)DMAチャンネ 10ルを提供し、ここで各々のチャンネルのデータパケット操作が、(1)非同期パケット送信、(2)等時間間隔パケット送信、(3)非同期パケット受信、そして(4)等時間間隔パケット受信機能をサポートするようにプログラムされる。

【0028】PCIインタフェースASIC20はまた、DMA操作をサポートするためのPCIマスタバス機能と、また同様に内部レジスタへの読み取りおよび書き込みアクセスを行うためのPCIスレーブ機能をも提供する。32ビットPCIアドレスデータ経路を実現す 20るために、PCIインタフェースASIC20はPCIアドレスデータバリティ検査のみならず、割り込み事象へのソフトウェア制御も提供する。PCIインタフェースASIC20は8ピットウェアも提供する。PCIインタフェースASIC20は8ピットまたは16ビットインタフェースASIC20は8ピットまたは16ビットインタフェースを、ズームビデオ(ZV)ポートに提供し、ビデオデータを直接外部モーションビデオメモリ搬送機に転送する。

【0029】図2はブロック図58を提示し、これは本発明のPCIインタフェースASIC20の機能分割を示す。PCIインタフェースASIC20内のロジックはPCIバスロジック60を含み、これはシリアルEPROMインタフェース62を含む。PCIマスタロジック64およびPCIスレーブロジック66、同様にPCI構成制御ならびに状態レジスタ68はPCIバス24との通信を必要なロジックを提供する。ローカルバス26とのインタフェースに必要な制御ロジックを提供する。

【0030】PCIインタフェースASIC20内のDMAロジック72は、DMAエンジン74およびDMA制御ならびに状態レジスタ76を含み、PCIバスロジック60とFIFOロジック78との間の動作と通信とを制御する。FIFOロジック78は汎用受信FIFO80、非同期送信FIFO82、等時間間隔送信FIFO84、ポインタアドレス写像ロジック86、およびFIFO制御ならびに状態レジスタ88を含む。

【0031】リンク層制御ロジック90は制御ならびに 線式シリアルバスプロトコルをエミュレートするために 状態レジスタ92を含み、これはリンク層制御ロジック 50 データおよびクロックビットにアクセスする。PCI構

90内の全ての機能の制御を行いかつ状態のレポートを行う。パケット送信制御ロジック98およびパケット受信制御ロジック102はロジック、サイクルタイマ94およびサイクルモニタ96と共に働く。物理リンクインタフェースロジック104はパラレル/シリアル変換ならびにシリアル/パラレル変換機能を含む。

【0032】図2に於いて、PCIバスロジック60は PCITUPTETASIC20EPCINA24E のインタフェースロジックを実行する。PCIスレーブ ロジック66は外部PCI取り扱い機器に対してスレー ブインタフェース制御ロジックへの読み取りおよび書き 込み機能を提供して、PCIインタフェース20制御な らびに状態レジスタ68、76、88、92を評価でき るようにしているが、これらはアプリケーションソフト ウェアがPCIインタフェースASIC20を制御しそ の動作状況を監視する際に要求されるものである。PC Iマスタロジック64はDMAロジック72に対してマ スタ機器としてPCIバス24上でのデータ送信を開始 する機能を提供する。PCI構成制御ならびに状態レジ スタ68は、PCIインタフェースASIC20の構成 およびプログラミングを行うためのパーソナルコンピュ ータシステム12アプリケーションソフトウェアで使用 可能である。これはPCIが要求する制御および基本レ ジスタを含み、同様にPCIインタフェースASIC2 0 用の割り込み制御および状態信号ならびにその他の制 御ならびに状態レジスタをも含む。ローカルバスインタ フェースロジック70はRAM, ROM、補助機能、ズ ームビデオポート、および4つのGPIOインタフェー スとインタフェースしかつ制御するための補助ポートを 含む。更に、シリアルEPROMインタフェース62 は、PCIが必要とするある種の構成データと一定のシ ステム制御レジスタ情報とを電源投入後に提供する。 【0033】シリアルEPROMインタフェース62は

PCIインタフェースASIC20とシリアルEPROM22(図1)との間の通信を提供する。電源投入時、シリアルEPROMインタフェース62はPCI構成レジスタ68の僅かな部分をシリアルEPROM22から初期化する。シリアルEPROM状態機械がシリアルEPROM22にアクセスしている間、全てのPCIスレーブアクセス入力は再試行状態で終了される。

【0034】シリアルEPROM22はまたPCI構成制御ならびに状態レジスタ68用の構成データをも含む。この情報はホストCPU44で読み取りおよび書き込みが行われるが、これはシリアルEPROM22用制御レジスタを通して2線式シリアルバスプロトコルをエミュレートしている。この2線式シリアルバスはホストCPU44から、シリアルEPROM22出力可能化ビットを"1"の値に設定するように操作され、続いて2線式シリアルバスプロトコルをエミュレートするために乗れるサースをよりなスロックビットにマクセスを

3.0

成制御ならびに状態レジスタ68はタイマピットを含 み、これは2線式シリアルバスプロトコル事象のタイミ ングを取るための時間基準を提供する。

[0035] PCIマスタロジック64はPCIインタ フェースASIC20がPCIバス24をマスタ機器と して操作するために必要な制御を実行する。このロジッ クはメモリ読み取り、メモリ書き込み、メモリ読み取り 線、メモリ書き込み線、および書き込み無効命令操作を 可能とする。メモリ読み取り機能に関して、PCIイン タフェースASIC20のDMA読み取り操作の結果、 PCIバス上にメモリ読み取り線命令によるメモリ読み 取りが行われる。メモリ書き込み操作に関して、PCI インタフェースASIC20DMA掛き込み操作の結果 PCIメモリ書き込みが行われるか、PCIバス上にメ モリ書き込み線命令またはメモリ書き込み無効命令が出 される.

【0036】PCIスレーブロジック66はPCIイン タフェースASIC20がPCIバスをスレーブ機器と して操作するために必要な制御ロジックを実行する。可 能化されるとPCIスレーブ機能66は68に含まれる 20 基本アドレスレジスタで指定されるPCIメモリアドレ ス範囲での、メモリ読み取りまたは書き込み命令に応答 する。PCIスレープロジック66は、その他の制御レ ジスタ内のスレーブバーストビットで可能化された際 に、スレーブパースト転送を実行する。PCIスレーブ ロジック66はその他の制御レジスタ内の制御ビットで 可能化された際に、宛先指定書き込み操作を実行する。 【0037】PCI構成制御ならびに状態レジスタ68 はシステムおよびアプリケーションソフトウェアに対し て、PCIインタフェースASIC20のPCI演算構 成を実行する機能を提供する。

【0038】ローカルバスインタフェースロジック70 は、共通ロジックを共有する特殊入出力ポートグループ を提供する。これらのポートはPCIバス24またはD MAエンジン74のいずれからもアクセス可能である。 これらのポート上の外部機器はマスタ機器として機能す ることは出来ない。これらのポートはPCIインタフェ 一スASIC20を外部機器またはインタフェースに接 続し、この様な機器との間に自動データ転送を行うこと 除く全てのローカルバスインタフェースは、ローカルク ロックに同期しており、これはPCIクロックから提供 されるものである。 ZVポートクロックはPCIクロッ・ ク、 IEEE1394クロック、または外部クロックに 基づいてプログラムされている。

【0039】ローカルバスインタフェースロジック70 は共有ローカルアドレスバスを提供し、これは本発明で は16ビットアドレスバス、共有8ビットまたは16ビ ット読み取りまたは書き込みデータバスであり、プログ

ある。ローカルバスアドレスおよびデータバスはRO M, RAM, AUX, およびズームポート機能の中で共 有されている。ZV出カポートは水平同期、垂直同期デ ータ有効、およびZV-PIXEL、CLR、を提供す る。ローカルバスインタフェースロジック70用のその 他の入出力は4つの汎用I/〇(GPI〇)ピンを含 み、これはプログラム可能方向および極性機能を実現す る。ローカルバスインタフェースロジック70の本実施 例に於けるその他の信号としては、ローカルバスクロッ ク出力、リセット出力、割り込み入力、そして外部準備 完了入力が含まれる。 PCI構成制御ならびに状態レジ スタ68はローカルバスインタフェースロジック70の 動作を構成する上で必要な制御命令ならびに情報を提供

[0040] PCIインタフェースASIC20はリモ ートプログラムロード(RPL)読み取り専用メモリ (ROM) を含み、これはパーソナルコンピュータ $1\ 2$ に対して付属のRPL ROMからブートコードを読み 取る機能を提供する。これによりたとえシステムが特定 のIEEE1394ブートコードを電源リセット時に喪 失していたとしても、システムをIEEE1394機器 からブートすることが可能となる。更に、ROMインタ フェースを汎用化してRPL ROMにアクセスするだ けではないその他の機能を提供するようにも出来る。ロ ーカルバスインタフェースロジック70はPCIスレー ブおよび内部DMAが、フラッシュPROM36、SR AM38ならびにその他の図1に示されるRAM相当機 器の様な機器へ読み取り/書き込みアクセスすることを サポートする。ROMへのアクセスはPCI構成制御な らびに状態レジスタ68で制御され、ROM基本アドレ スレジスタの最下位ピットに1を書き込むことにより可 能化される。ROMインタフェースは8ピットまたは1 6 ビット幅データのいずれかで、指定された数の待ち状 態または同様機能として構成できる。ROMオプション は電源リセット時にシリアルEPROM22経由で構成 されPCIスレーブアクセス経由で入力される。

【0041】RAMインタフェースはPCI構成制御な らびに状態レジスタ68内の第二PCIメモリに基づく レジスタを通してアクセスされる。このメモリはDMA を可能としている。ズームビデオバスインタフェースを 40 制御構造またはデータバッファまたは、ディジタル信号 処理装置の様なその他の機能への共有メモリインタフェ ースとして使用できる。RAMインタフェースは8ビッ トまたは16ビット幅データのいずれかで、指定された 数の待ち状態または外部準備完了調歩として構成でき る。

【0042】補助インタフェースは汎用入出力ポートで あって、これはPCI構成制御ならびに状態レジスタ 6 8内の第三PCIメモリベースアドレスレジスタを通し てアクセスされる。このポートは圧縮/伸長(decompre ラム可能待ち状態および準備完了条件を具備したもので 50 ssion)ロジックまたはビデオプロセッサ/フレームバ

ッファの様な外部専用資源への高速データ経路を実現す るために使用される。もしもZVポートが可能化されて いると、AUXアドレス空間の1つのポートがその2V ポートに写像される。それ以外の場合は、この空間は提 出された実施例の補助アドレスペースの一部として利用 可能である。本実施例に於いて補助インタフェースは8 ビットまたは16ビット幅データのいずれかで、指定さ れた数の待ち状態または外部準備完了調歩として構成で きる。

【0043】FIFOロジックは提出された実施例では 10 単一の256x33でクロックを掛けられた二重ポート RAMの回りに設計されており、3つの論理FIFOに 分割されている。各々のFIFOは0から256ワード のサイズでプログラムされている。 与えられたFIFO サイズの組み合わせに対して、3つのFIFOサイズの 合計は256ワード以下でなければならない。

【0044】汎用受信FIFO(GRF)80は読み取 りおよび書き込みポインタ対を含み、FIFO二重ポー トRAMヘアクセスする際に使用される。各々のポイン する。各々のポインタに対するFIFO RAMアドレ ス指定範囲は、オフセット値を生成するロジックによっ て設定される。そのオフセットをポインタの値に加算し て、RAMアドレスの唯一無二の範囲に写像されるよう にする。動作中のDMAチャンネルは読み取りポインタ を使用して、RAMのPCI側から非同期または等時間 間隔パケットを読み取り、それらをホストメモリの中に 書き込む。書き込みポインタは I E E E 1 3 9 4 受信機 で使用され、 I E E E 1 3 9 4 バス上に受信された、 非 同期または等時間間隔パケットをFIFO RAMのリ ンク側に書き込む。2つのポインタはFIFO RAM の両側で同期化ロジックを通して通信されるが、これは FIFO二重ポートRAMの両側が異なるクロック領域 に存在するからである。

【0045】非同期送信FIFO82はFIFO二重ポ ートRAMヘアクセスするための読み取りおよび書き込 _-みポインタ対を含む。各々のポインタは 0 からその[ilo _size_value 引く1の範囲で計数する。各々のポイン

タに対するFIFO RAMアドレス指定範囲は、オフ セット値を生成するロジックによって設定される。その オフセットをポインタの値に加算して、アドレスの唯一 無二の範囲に写像されるようにする。動作中のDMAチ ャンネルは書き込みポインタを使用して、ホストメモリ から非同期パケットを読み取り、それをRAMのPCI 側の中に書き込む。読み取りポインタはIEEE139 4 送信機で使用され、これは読み取りポインタを用いて 非同期パケットをFIFO RAMのリンク側から読み 取り、それをIEEE1394バス上に送信する。二つ のポインタはFIFO RAMの両側で同期化ロジック を通して通信されるが、これはFIFO二重ポートRA Mの両側が異なるクロック領域に存在するからである。 【0046】等時間間隔送信FIFO84はFIFO二 重ポートRAMヘアクセスするための読み取りおよび書 き込みポインタ対を含む。各々のポインタは0からその [ifo_size_value 引く1の範囲で計数する。各々のポ インタに対するFIFO RAMアドレス指定範囲は、 オフセット値を生成するロジックによって設定される。 タは0からそのfifo_size_value 引く1の範囲で計数 20 そのオフセットをポインタの値に加算して、アドレスの 唯一無二の範囲に写像されるようにする。動作中のDM Aチャンネルは書き込みポインタを使用して、ホストメ モリから等時間間隔パケットを読み取り、それをFIF O RAMのPCI側の中に書き込む。IEEE139 4 送信機は読み取りポインタを用いて等時間間隔パケッ トをFIFO RAMのリンク側から読み取り、それを IEEE1394バス上に送信する。読み取りおよび書 き込みポインタはFIFO RAMの両側で同期化ロジ ックを通して通信されるが、これはFIF〇二重ポート 30 RAMの両側が異なるクロック領域に存在するからであ

> 【0047】ポインタ二重ポートアドレス写像ロジック 86はFIFOサイズレジスタから3つのサイズ値を使 用して、各々のFIF〇読み取り書き込みポインタ対を FIFO二重ポートRAM内の唯一無二のアドレス範囲 に写像する。ポインタアドレス写像機能は下記の表に示 される式に基づいて生成される。

【表1】

読み取り書き込みポインタアドレス写像ロジック

ITF=等時間間隔送信FIFO、とする ATF=非同期送信FIFO、とする GRF=汎用受信FIFO、とする

等時間間隔送信FIFOポインタRAMアドレス= ITF_ポインタ値(0から(ITF_サイズ-1))+0x00

非同期送信FIFOポインタRAMアドレス=ATF_ポインタ値 (0から (ATF_サイズ-1)) + ITF_サイズ

汎用受信FIFOポインタRAMアドレス=GRF_ポインタ値 (0から (GRF_サイズ-1))+

(ITF_サイズ+ATF_サイズ)・

【0048】FIF〇制御ならびに状態レジスタ88は FIFOロジック78の制御ならびに状態レジスタセッ は各々の論理FIFOのサイズを設定するためのFIF 〇サイズレジスタを含む。このレジスタは3つのサイズ のパラメータを具備し、等時間間隔送信FIFO84、 非同期送信FIFO82および汎用受信FIFO80の サイズをプログラムする。このレジスタはPCIスレー ブ66読み取りまたは書き込み操作を介してアクセスさ れる。PCI側FIFOポインタ書き込み読み取りポー トはソフトウェア用のPCIスレーブ66書き込み読み 取りポートを具備し、これはPCI側ポインタの現在値 ある。リンク側FIFOポインタ書き込み読み取りポー トはソフトウェア用のPCIスレーブ読み取りポートを 具備し、これはリンク側ポインタの現在値を取り込んだ りまたはそこに値を書き込むためのものである。汎用受 信FIFOポップ・プッシュポートは32ビットスレー ブ書き込みを受信し、GRF80の先頭にプッシュされ -るデータクウォドレット (data quadlet) とする。この ポートからの32ビットスレーブ読み取りは、GRF8 0 の先頭からデータクウォドレットをポップオフさせ ポートへの32ビットスレーブ書き込みを受信し、非同 期送信FIFOの先頭へブッシュされるデータクウォド レットとする。このポートからの32ビットスレーブ読 み取りは、非同期送信FIFO82の先頭からデータク ウォドレットをポップオフさせる。等時間間隔送信FI FOポップ・プッシュポートはこのポートへの32ビッ トスレーブ書き込みを受信し、等時間間隔送信FIFO 84の先頭へプッシュされるデータクウォドレットとす る。このポートからの32ビットスレーブ読み取りは、 等時間間隔送信FIFO84の先頭からデータクウォド 50

レットをポップオフさせる。FIF〇制御トークン状態 読み取りポートはスレーブ読み取りを具備し、先にアク トを実行する。FIFO制御ならびに状態レジスタ88 20 セスされた3つのFIFOの1つからポップされた最後 のデータクウォドレットのビット33の値を戻す。FI FO診断テストならびに制御レジスタはソフトウェア用 PCIスレープ読み取り書き込みポートを具備し、診断 テストおよびその動作を制御するためのFIFOロジッ クを構築する。また、送信FIF〇閾値レジスタはソフ トウェア用PCIスレーブ読み取り書き込みポートを具 備し、非同期および等時間間隔送信FIFO用の送信閾 値を設定する。

【0049】CRCロジック100は種々の機能を実施 を取り込んだりまたはそこに値を書き込むためのもので 30 するロジックを実行し、これらには送信機ロジックで生 成されたパケットデータストリームのヘッダ部分上での 32ビット自動DIN CRCエラーコードの生成が含 まれる。送信機はこのコードをヘッダ後部のデータスト リームの中に挿入する。データベイロードを有するデー タパケットに関しては、CRCロジック100は32ビ ット自動DIN CRCエラーコードを、送信機ロジッ クで生成されたパケットストリームのデータペイロード 部分の上に生成する。送信機はこのコードをパケットス トリームの終わりに挿入する。CRCロジック100は る。非同期送信FIFOポップ・ブッシュポートはこの 40 32ビット自動DIN CRCエラーコードを入力され るパケットデータストリームのヘッダ部分の上に生成す る。もしも計算されたコードがパケットと共に送られた ヘッダCRCコードに等しい場合は、受信機はヘッダが 正しいと判断する。更に、CRCロジック100は32 ピット自動DIN CRCエラーコードを入力されるパ ケットデータストリームのベイロード部分の上に生成す る。もしも計算されたコードがパケットと共に送られた データCRCコードに等しい場合は、受信機はデータベ イロードが正しいと判断する。

【0050】1394リンク層ロジック90はIEEE

1394リンク層制御ロジック(LLC)をIEEE1 394-1995標準で規定された通りに実行する。こ の機能はIEEE1394パケットデータのFIFOロ ジック78とその他のIEEE1394パス上の機器と の間での送受信を制御する。

【0051】1394リンク層制御ならびに状態レジス タ92はアプリケーションソフトウェアで要求される、 LLCの動作を制御しその動作を監視するための、制御 ならびに状態レジスタロジックを実行する。1394バ ス番号・ノード番号レジスタはアプリケーションソフト 10 ウェアがバスならびにノード番号をプログラムするため のインタフェースを提供する。1394リンク層制御レ ジスタはアプリケーションソフトウェアがLLCの動作 モードを制御するためのインタフェースを提供する。1 394リンク層割り込み状態レジスタはアプリケーショ ンソフトウェアがLLCで生成された割り込み原因を解 読するためのインタフェースと、この割り込み状態を解 消するための機構とを提供する。1394リンク層割り 込み可能化レジスタはアプリケーションソフトウェアが 割り込み状態レジスタ内の状態ピットを選択的に可能化 20 してLLC割り込みを生成したり、またはLLC割り込 みを生成することを不能化するためのインタフェースを 提供する。1394サイクルタイマレジスタはアプリケ ーションソフトウェアがサイクルタイマに初期値をプロ グラムしたりまたはその現在値を読み込むためのインタ フェースを提供する。LLCがサイクルマスタとして動 作しているときは、このタイマはパケットの送信を開始 する周期を125マイクロ秒毎に時間決めするために使 用される。1394物理層アクセスレジスタはアプリケ ーションソフトウェアが物理層インタフェース18制御 30 ならびに状態レジスタへのデータの書き込みまたはそこ からのデータの読み取りを行うためのインタフェースを 提供する。

【0052】1394診断テスト制御レジスタはアプリ ケーションソフトウェアが1394LLCロジックの診 断テストを実施するためのインタフェースを提供する。 1394リンク層制御ならびに状態レジスタ92はま た、DMAチャンネル4-0ワード0受信パケット比較 値レジスタを含む。各々のレジスタにはDMAチャンネ ル比較器ロジック機能が割り当てられている。DMAチ ャンネル比較器は比較値レジスタ内で選択された組のビ ット位置と、入力パケットの第一データクウォドレット (ワード0)の対応するビット位置との一致を取る。一 致を取るビット位置はワード 0 受信パケット比較マスク レジスタ内に含まれるマスク値で指定される。DMAチ ャンネル4-0ワード0受信パケット比較マスクレジス タは、対応するDMAチャンネル比較器に割り当てられ る。DMAチャンネル比較ロジックはこのレジスタ内の マスク値を使用して、ワード0内のビット位置を選択 し、これがワード0受信比較値レジスタ内の対応するビ 50 16

ット位置に対して一致が取られる。 DMAチャンネル4 - 0 ワード1受信パケット比較値レジスタはDMAチャ ンネル比較器ロジック機能に割り当てられる。DMAチ ャンネル比較器は比較値レジスタ内で選択された組のビ ット位置と、入力パケットの第二データクウォドレット (ワード1)の対応するビット位置との一致を取る。一 致を取るビット位置はワード1受信パケット比較マスク レジスタ内に含まれるマスク値で指定される。またDM A チャンネル4 - 0 ワード1 受信パケット比較マスクレ ジスタは対応するDMAチャンネル比較器に割り当てら れる。DMAチャンネル比較ロジックはこのレジスタ内 のマスク値を使用してワード1内のビット位置を選択 し、これがワード1受信比較値レジスタ内の対応するビ ット位置と一致が取られる。

【0053】更に、1394リンク層制御ならびに状態 レジスタ92は、ビジー再試行計数レジスタを含み、そ の内容は1394送信機が送り先ノードからビジー肯定 確認が受信された際に、非同期パケット送信を再試行す べき回数を指定している。このレジスタはアプリケーシ ョンソフトウェアからPCIスレーブアクセスによって 読み書きされる。ビジー再試行時間間隔レジスタは、ビ ジー肯定確認信号が各々の試行に対して受信された際に 送信機が後続の再試行との間で遅延すべき時間間隔を含 む。このレジスタはアプリケーションソフトウェアから PCIスレーブアクセス経由で読み書きされる。また、 状態機械ベクトルレジスタがあって、これはソフトウェ アに対してLLCに組み込まれている各々の状態機械の 状態ベクトルを監視する機能を与える。更に、FIFO エラー計数器はパケット送信中に非同期および等時間間 隔送信FIFO82,84で生じる未達(under-run) とパケット受信中にGRF80で生じる超過 (over-ru n)とを計数する。

【0054】パケット受信機制御ロジック102は入力 されるIEEE1394パケットを受信するために必要 なロジックを実行する。受信機制御ロジックはIEEE 1394-1995で規定された詳細な機能要求に合致 している。これらはバスおよびノードIDレジスタそし て/またはDMAチャンネル受信パケット比較器を使用 して入力された非同期または等時間間隔パケットを受信 すべきかの判断を行うための下記の機能を含む。CRC ロジック機能はヘッダCRCをチェックして入力パケッ トが正しく受信されているかの確認を行う。もしもパケ ットがペイロードを有する場合、データCRCがチェッ クされそのパケットがアドレス指定およびCRCチェッ クを通過すると、受信されたパケットはGRF80の中 にロードされる。パケット受信機制御ロジック102は 非同期受信パケット上に肯定確認を生成する。

【0055】周期タイマロジック96は周期タイマ機能 を実施するためのロジックを実行する。周期タイマロジ ック96はIEEE1394-1995標準で規定され

ている周期タイマ機能の要求に合致する。周期タイマは 周期計数器と周期オフセットタイマとを含む。オフセッ トタイマは自由計時、または選択信号ピン上で低から高 へ再ロードされるか、または受信機からの再ロード値を 取るかであるが、これは1394LLC制御ならびに状 態レジスタ92内の周期マスタおよび周期ソースピット の状態に基づいて選ばれる。周期タイマは等時間間隔デ ータ転送を支援するように使用される。周期時間は32 ビット幅である。本実施例に於いて、低位12ビットは して計数し、これは24.576MHzクロック周期、 または (40.69ナノ秒) 毎に更新される。次の高位 の13ビットは8khz (または125マイクロ秒)を 計数し、最高位7ビットは秒単位で計数する。

【0056】周期監視ロジック94は周期監視機能を実 施するためのロジックを実行する。周期監視ロジック9 4 は等時間間隔データ転送を支援し、LLC動作を監視 して等時間間隔動作のスケジュールを取り扱う。周期監 視ロジック94が周期開始パケットを受信するかまたは 送信すると、周期監視ロジック94はこれらの事象の発 生を、周期開始または周期受信割り込みを生成すること により表示する。周期監視ロジック94はまた周期開始 バケットの喪失も検出し、周期喪失割り込みを生成す る。等時間間隔周期が完了すると、周期監視ロジック9 4 は周期完了割り込みを発する。周期監視ロジック 9 4 は送信機に信号を発して周期開始パケットを送らせる が、これは周期マスタ可能化ビットが1394LLC制 御ならびに状態レジスタ92内で発せられた時である。 【0057】1394パケット送信制御ロジックはIE EE1394パケットを非同期送信FIFO82または 等時間間隔送信FIFO84のいずれかから、物理リン クインタフェースロジック104へIEEE1394バ ス上を送信させるための動きを制御するためのロジック を実行する。送信制御ロジック98はIEEE1394 -1995標準の中で規定された機能要求に合致する。 パケット送信制御ロジック98は送信パケット形式にフ ォーマットする。

【0058】1394パケット送信制御ロジック98は クウォドレットを非同期送信FIFO82から引き出 し、これらを正しく32ビットパラレル1394非同期 パケットストリームにフォーマットする。制御ロジック 98は等時間間隔送信FIFO84から引き出し、これ らを正しく32ビットパラレル1394等時間間隔パケー ットストリームにフォーマットする。CRCロジックを 用いてパケットのヘッダおよびペイロード部分用のCR Cコードを計算し、制御ロジック98はCRCコードを パケットストリームの時間スロットの中に送信されるパ ケットの形式からの要求に従って挿入する。1394パ ケット送信制御ロジック98はパラレルパケットストリ ームを物理リンクインタフェースロジックに入力し、物 50 フェースロジック104は送信機パケット送信要求また

理インタフェースに送信するためにパラレルからシリア ルデータストリームフォーマットに変換する。

【0059】1394パケット送信制御口ジック98 は、LLCが周期マスタとして動作するようにプログラ ムされている時には、周期開始パケットを送信する。1 394パケット送信制御ロジック98は1394送信バ ス要求を物理インタフェースに送信する。物理インタフ エース層はバスに対して調停を行い、バスの許可が受信 されると送信を開始するために送信機に対して指示を送 3 0 7 2 を法とする計数器(modulo 3072 counter)と 10 る。1 3 9 4 パケット送信制御口ジック 9 8 は、ビジー 確認が非同期送信パケットへの応答として戻された時 に、再試行送信をIEEE1394-1995標準で規 定されている単相再試行Xプロトコルを使用して実行す る。更に、1394パケット送信制御ロジック98はパ ケット送信速度を設定する。

> 【0060】物理リンクインタフェースロジック104 はPCIインタフェースASIC20を物理層チップに インタフェースさせるロジックを実行する。物理リンク インタフェースロジック104はIEEE1394-1 995標準内のリンク物理インタフェース仕様の要求に 合致している。この機能はPCIインタフェースASI ·C 20に物理層サービスへのアクセスを提供する。物理 リンクインタフェースロジック104は送信機からのパ ケット速度コードを使用し、生成させるシリアルデータ ストリームの数を選択する。速度コードが100mbp s に設定されている場合はパラレルデータストリーム は、各々が50mbpsで送信する2本のシリアルデー タストリームに変換される。速度コードが200mbp sに設定されている場合はパラレルデータストリーム は、各々が50mbpsで送信する4本のシリアルデー タストリームに変換される。物理リンクインタフェース ロジック104は物理インタフェースが受信する速度表 示を使用して、物理インタフェースからの入力シリアル データストリームを受信制御ロジックへの入力のパラレ ルデータストリームに変換する。いかなる入力パケット _- に対しても、物理インタフェースはパケットが100m bpsで受信された場合はPCIインタフェースASI C20への2本のシリアルデータストリームを生成し、 もしも200mbpsで受信された場合は4本のシリア 40 ルデータストリームを生成する。シリアルデータストリ 一厶は各々50MHzでクロックがかけられている。物 理リンクインタフェースロジック104は物理インタフ エースからのシリアル状態応答を受信し、それらをパラ レル形式に変換する。状態応答は物理インタフェース割 り込み表示そして/または戻りデータを物理インタフェ ースレジスタ読み取りアクセス要求に応答して搬送す る。物理リンクインタフェースロジック104はシリア ル肯定確認パケットを検出しかつ受信し、これらをパラ レルフォーマットに変換する。更に、物理リンクインタ

2.0

20

は物理インタフェースレジスタ読み取り書き込みアクセス要求を受領し、これらを物理インタフェースへの送信用にシリアル要求ストリームにフォーマットする。更に、物理リンクインタフェースロジック104はオプションとして物理インタフェースとPCI-LYNX機器との間の電気的等時間間隔バリアとして動作する。

【0061】DMAロジック72はPCIマスタロジック64を使用してPCIバス24を獲得し、マスタ機器として機能する。DMAロジック72はDMAエンジン74を含み、これは優先順位時間多重分割されている共10通状態機械を含む。DMAエンジンはまた、割り当てられた優先順位レベルに基づいてチャンネルを動作させるための調停ロジックをも含む。更に、DMA制御ならびに状態レジスタ76は各々のDMAチャンネルに対してPCIスレーブ66と共にデータ経路制御を提供し、これらのレジスタへPCIインタフェースASIC20からのアクセスを行う。

【0062】DMAエンジン74は状態機械ロジックを 実行し、PCLから制御パラメータおよびデータバッフ アポインタを取り込む。状態機械ロジックまたはパケッ ト処理装置はこれらのパラメータを使用して、データバ ッファ相互間のデータ転送を制御する。

【0063】図3は1394パケット受信ロジック10 2内に含まれるヘッダ比較ロジックを図示し、これは3 2ビットパケットデータストリーム106を物理リンク インタフェースロジック104から受信する。32ビッ トパケットデータストリーム106はIEEE1394 パケット受信機ロジック102と、参照番号110で示 されているヘッダ比較ロジックとに入る。またPCIス レープ66は32ピット読み取り/書き込みアクセスを 番号110に含まれる比較器制御レジスタに提供する。 線117はDMAチャンネル0に対するヘッダ比較一致 出力を示す。線119はDMAチャンネル1に対するへ ッダ比較一致を示す。線121はDMAチャンネル2に 対するヘッダ比較一致を示す。線123はDMAチャン ネル3に対するヘッダ比較一致を示す。これらの出力の 各々は優先順位符号化器128ならびに論理OR回路1 29に入る。優先順位符号化器128は、DMAチャン ネル出力130を生成し、これは1394受信機ロジッ ク102に入る。論理OR回路129は受信機制御ロジ 40 ックに比較器一致信号を提供し、0は一致が無いことを 示し、または1は一致があることを線132に示し、こ れは1394受信機ロジック102に入る。

【0064】DMAエンジン74は五つ(5)またはそれ以上の独立したDMAチャンネルをとして描かれており、これらは全て同時に動作する。実際に実施する場合は1つの主制御状態機械を使用し、時間に対してDMAチャンネルの間を多重分割する。優先順位監視等時間間隔ロジックは連続的に全てのチャンネルの現在の内容を調査し、状態機械に対して実行が保留されている動作を50

有するチャンネルに最高位の優先順位を割り当てる。 【0065】図4は図3で説明した一般的概念を更に詳 細に図示したものである。図4に於いて、受信データ1 06は、ワードWD0、WD1を有するヘッダデータ1 08を含む。ワードWD0、WD1はロジック110の N個のDMAチャンネルヘッダ比較ブロックの各々に具 備されている(例えば、図3の4つのチャンネル0~ 3)。 ロジック110内の各DMAチャンネルに対する DMAヘッダ比較レジスタは回路内での命令を含み、こ れは108に於けるヘッダWD0と選択レジスタ内容1 20および制御値ロジック122との合致を比較する。 同様に、109に於けるWD1は図に示されるように比 較命令を用いてレジスタ124の内容および選択レジス タ126の内容と比較される。DMAヘッダ比較レジス タおよびロジックの出力はチャンネル選択 [0] からチ ャンネル選択 [N-1] として表される。図4は更に、 優先順位符号化器128がチャンネル選択出力を受信し てチャンネル番号をDMAチャンネル選択線130に生 成し、アドレス合致出力132を出力する様子を図示し ている。図3ならびに添付の文章が説明するように、D MAチャンネル選択出力130およびアドレス合致出力 132はIEEE1394パケット受信機ロジック10 2に流れている。

【0066】DMAヘッダ比較レジスタおよびロジック 110ならびに優先順位符号化器128は、入力された パケットが受領されてGRF80にロードされるべきも のであるかを判断するのに必要なロジックを実行する。 図3は4つのDMAチャンネルを示しており、5つまた はそれ以上のDMAチャンネルも本発明の範囲内であ る。各DMAヘッダ比較レジスタおよびロジック110 は1つのDMAチャンネルを担当するように割り当てら れている。1つの比較器はWD0フィールド選択レジス タ122、WD1選択レジスタ126、WD0比較値レ ジスタ120、WD1比較値レジスタ124および比較 等時間間隔ロジックを含む。2つのフィールド選択マス クレジスタは入力パケットのWDOおよびWD1内のビ ットフィールドを特定し、これは予想される値と比較器 ロジックによって合致される。2つの比較値レジスタは 予想されるビットパターンを特定し、これは入力パケッ トのワード 0 およびワード 1 内の選択されたビットフィ ールドに対して合致される。優先順位符号化器128は DMAチャンネル合致表示を各DMAヘッダ比較レジス タおよびロジック110から収集し、入力パケットを特 定のDMAチャンネルに写像するためのビットコードを 生成する。OR論理回路129はDMAヘッダ比較レジ スタおよびロジック110からの選択表示を組み合わせ て、IEEE1394受信機ロジック102に対して単 一の比較器合致表示を生成する。IEEE1394受信 機口ジックはDMAチャンネル番号、そして比較器合致 表示を使用して入力パケットをGRF80に受け入れる

べきかの判断を行う。

【0067】本実施例に於いて、DMAパケット処理装 置は全てが同時に実行される独立のDMAチャンネルと して動作する。実際に実現する場合は1つの主制御状態 機械を用い、これが複数のDMAチャンネル(例えば、 5つのDMAチャンネル)の間で多重時間分割する。優 先順位監視等時間間隔(superisochronous)ロジック は、全チャンネルの現在の内容を連続的に調べそのチャ ンネルに対して保留中の機能の中の最高位の優先順位を 割り当てて、状態機械が実行するようにする。DMAチ 10 ャンネルはリセットの後静的状態に初期化し、この状態 でパケット制御リスト開始アドレスレジスタに書き込ま れるべき有効PCLポインタ、ならびにDMA制御レジ スタに設定されるべきチャンネル可能化およびリンクビ ットを待っている。有効PCLポインタはパケット制御 リスト開始アドレスレジスタのピット零の状態で判断さ れる。1は無効アドレスを示し、0は有効アドレスを示 す。続いてDMAはパケット制御リスト開始アドレスレ ジスタで指し示されるアドレスに行き、新たなアドレス を取ってきて、有効の場合はこれを現PCLアドレスと 20 して実行を開始する。

【0068】もしもこのアドレスが無効の場合は、リン クビットがDMA制御レジスタ内で消去され、DMA停 止割り込みが、このチャンネルに対して割り込み状態レ ジスタ内の関連する状態と共に生成され、チャンネルは 動作停止状態となる。この機構はPCLメモリ構造上の 健全性チェックを提供し、同様に次のアドレスリンクが 喪失された場合にチャンネルPCL実行を継続する比較 的簡単な方法を提供する。有効な次PCLアドレスが検 出されると、DMAはDMA制御レジスタ内にBUSY ビットを立てPCLオフセット部の第一制御ワードを取 ってくる。続いてその命令が受信か、送信か、PCLと ローカルバスのどちら向きであるか、または補助命令で あるかの判断をするためのチェックが行われる。優先順 位符号化器128から、どのDMAチャンネルが合致し ているかに依存して、合致を有する最髙位の優先順位を 持つチャンネルが、選択されるべき特定のDMAチャン ネルを同定する。

【0069】図5は本実施例に基づく、指定されたDM Aチャンネルヘッダ比較ロジック120の動作の更に詳 細を示す。例えば、ワードWD0、WD1を含む受信デ ータはヘッダ比較ロジック120に入る。これはワード WD0のコードセグメント134を含み、これは行き先 -ID比較ロジック136に送られる。WD0の一部13 8は転送コード比較ロジック140へ送られる。WD0 の一部142は比較ロジック144に送られ、WD0ビ ット15:6および3:0が比較される。更に比較ロジ ック146はWD1の一部148として示されているビ ット31:16を受信する。行き先1D比較ロジック1 36からの比較ロジック出力、転送コード比較ロジック

140、WD0ビット3:0とWD0ビット15:6に 作用する比較ロジック144、同様にWD1ビット3 1:16に対する比較ロジック146出力はAND機能 150へ入力される。AND機能150の出力はチャン ネル選択出力 [x] であり、これはチャンネル選択 [0] からチャンネル選択 [N-1] であって、先に説 明したように優先順位符号化器128はこれを受信して DMAチャンネル選択信号130とアドレス合致信号1 32とを生成する。

【0070】図6、7、8および9はDMAチャンネル ヘッダ比較ロジック120へ送られる受信データビット の詳細を示す。特に図6は非同期ヘッダ162の[7: 4]を含む転送コード160を示す。同様に転送コード ビット164は等時間間隔ヘッダ166のビット〔7: 4] を形成する。指定されたDMAチャンネルに於い て、合致データの組168はヘッダWD0162に対応 するWD0合致データヘッダ170とヘッダ166に対 応する選択合致データ組172とを含む。図6に示すよ うに、 [7:4] 比較ピット174は比較選択WD01 72の[7:4] ビット176で変更されて、受信ヘッ ダWD0ピット [7:4] に対する合致結果を判定す る。この比較等時間間隔の出力は、その他の部分比較等 時間間隔結果とANDが取られ、特定DMAチャンネル に対する合致値117を決定する。

【0071】図6は特定フィールドに関する、考えられ るターゲットデータ値配列を示す。本発明は受信データ を一度に1つのフィールドで取り込み、比較ワードと選 択ワードとを設定して特定の結果を受け取るために考え られる方法を示すように試行する。特に、図6は転送コ ード160フィールドに関する同時比較を示す。転送コ ード160または転送コード164の1つは演算コード を提供し、これは受信データバス16および1394シ リアルデータ上のデータ型式を、等時間間隔または非同 期データとして識別する。図6に示す例では、転送コー ドは同一フィールドに存在する。この同時比較は非同期 ヘッダおよび等時間間隔ヘッダの両方に同様に働く。等 時間間隔および非同期ヘッダを復号するのに異なる方法 もあるであろう。それらは図示される様なものであって も良いし、または互いに統合することも可能である。実 40 際のコーディングは様々であろうが、その動作は最終的 に比較するかしないかと言う点で同様である。

【0072】図7は非同期ヘッダ162の[3:0]ビ ット178および[15:8] ビット180、同様に等 時間間隔ヘッダ166の [3:0] 同期ビット182お よび[15:8]チャンネルビット184を強調してい る。ヘッダWD0の[3:0]ビット、一次ビット17 8または同期ビット182のいずれかは、172で示す 比較選択WD0の[3:0] ビット188で修正され た、170で示すWD0の[3:0]ピット186と比 50 較される。更に170で示すヘッダWD0の[15:

7] ビット、非同期ヘッダ162の[15:7] ビット 180または等時間間隔ヘッダ166の[15:7] ビット184のいずれかは、172で示す比較選択WD0 の[15:7] ビットで修正された、170で示す比較 WD0の[15:7] ビット190と比較される。図7 で生じるこれらの合致判定の結果は回路110の比較ロ ジック144のWD0ビット[3:0] および[15:7] に相当する。

【0073】図8は更に別の同時比較を示し、DMAチ ャンネル比較ロジック110の行き先ID比較ロジック 10 136に対応している。非同期ヘッダ162は行き先1 Dビット[31:15]を含み、これは参照番号200 で表されている。これらの同一ビット位置、166で示 すヘッダWD0の [31:16] ビットはデータ長ビッ ト[31:16]を含み、これは等時間間隔データパケ ットに対する参照番号202で表されている。同様に、 個々のリンク層制御レジスタ92のピット [31:1 6]、ここでは参照番号204で示されているものは、 ノード番号とバス番号データとを含む。図8は162で 示す非同期受信ヘッダWDO、または166で示す等時 20 間間隔受信ヘッダWDOが、データセット172ビット 208に従って変更されたデータセット170ビット2 06の[31:16] ビットと合致するかの同時比較を 図示している。合致データセット210は行き先IDセ ットビット212としてビット[15:11]を含む。 図8で実行される同時比較に基づいて、 DMAチャンネ ル番号がロジックブロック146の中で導き出され、こ れはDMAチャンネル比較ロジック110のAND機能 150へ送られる。

【0074】非同期ヘッダWD0の上位ビット[31:16]に、IEEE1394標準が行き先識別子を取り扱う方法であるため、特別な意味を持たせることが可能である。例えば、IEEE1394符号化はブロードキャスト形式のメッセージを異なるヘッダに指定する。受信機ヘッダに関しては、比較ワード0とビット選択ワード0とがあって、これによって特定の受信ヘッダワードを選択することが可能である。加えて、比較選択ワード1[15:11]212内の各ビットは、個別に特定行き先ID同時比較式を選択する。

【0075】図9は非同期ヘッダ162を示し、これは 40発信元IDビット[31:16]を220に含む。等時間間隔ヘッダ166内のこれらのビット位置222は変数データの一部である。WD1比較ロジック146内で、DMAチャンネル120は、226で示す比較選択ワード1ビット[31:16]に基づいて変更された合致データセット170のビット16~31を220または222で示すヘッダWD1ビット[31:16]と比較する。

【0076】図10はレジスタ費き込み回路250を示別の機能に対して特定または割り当てられている個別の し、任意の個数のデータレジスタビットを一回のレジス 50 アドレスである。従って固定のビットパターンの組み合

夕むき込み操作でむき込むためのものである。回路25 0は任意の個数の同様な回路の内の1つを図示する。各 回路は任意の数のデータビットの内の1つの特定ビット を制御する。レジスタ書き込み回路250に於いて、汎 タフリップフロップ254に接続されている。データフ リップフロップ254はまたクロック信号256および AND機能260からの費き込み可能入力258も受信 する。 AND機能 2 6 0 は GPI Oアドレス 了承信号 2 ビット入力266を入力とする。AND機能260はデ ータフリップフロップ254の書き込み可能ビット26 8に書き込み可能出力258を供給する。個々の指定さ れたアドレスピット266がa1のフリップフロップ2 54のみにそれぞれのGPIO書き込みデータ252が 書き込まれる。

【0077】レジスタ書き込み回路250はレジスタ内で変更しなければならないビットのみへの書き込みを可能とし、残りのビットの前回値は保存する。レジスタ書き込み回路250はまた、ソフトウェアが重要なビットを、読み出し、指定、または特定の動作に関係しないレジスタビットに操作することなく変更出来るようにしている。

【0079】図11はアドレスフィールド272を示し、これはGPIOレジスタアドレスピット274および個別ピット選択フィールド276アドレスピットA0、A1、A2、およびA3を含み、これはアドレスフィールド272内の関連するピットの値、0または1に基づく。アドレスフィールド272の最後の二つのピット278は通常零の値と考えられる。アドレス272の中で最下位の2ピットは零値と仮定されているが、これはバスアーキテクチャの要請である。次のA0、A1、A2、およびA3と指定されている4ピットは、個別にまたは異なる組み合わせで4ピットのアドレス指定を可能としている。より高位または最上位ピットは、この個別の機能に対して持定または割り当てられている個別の機能に対して持定または割り当てられているの個である。

わせが存在し、与えられたGPIOアドレス値のアドレス指定をして、特定のアドレスを選択する。その結果 0 0 0 0 から 1 1 1 1 まで(すなわち、 1 6 の異なる可能な組み合わせ)のアドレスの全配列がアドレス指定出来る。

【0080】DMA優先順位選択器は、PCIデータ移動に対して最も緊急の必要性を有するチャンネルの内容を起動するための責任がある。DMAは主状態機械(dma_fsm.v)として構成されており、これは選択されたチャンネルの状態を実行する。選択されたチャンネルは同時に任意のひとつの点の格納された条件の番号を有する。これらの格納された条件はそのコンテクストと呼ばれる。チャンネルのコンテクストの一部は、主状態機械で実行されているその現在の状態である。

【0081】状態機械はいくつかの空回り状態を有し、この状態ではチャンネルの実行を継続できるある種の条件が成立するまで待たなければならない。1つの明らかな場合は、有効PCLアドレスがロードされるまで、チャンネル可能ビットが設定されるまで、またリンクビットが設定されるまでチャンネルがアイドルまたは待機す 20 る時である。別の場合は、受信チャンネルが受信FIFO内のデータを待っていて、別のチャンネルは送信FIFOにデータ転送の準備が出来ている場合は、われわれはその転送を行わせる必要がある。この種のシナリオは多くの事例で生じる。

【0082】これらの空回り状態の一つは"機会の窓"を表し、ここでは別のチャンネルの処理が実行される。優先順位選択器はこれらの考えられる全ての空回り状態を監視し、どの状態およびチャンネルがその時点で最高位の優先順位を有するかを選択する。

【0083】図12は環境300内で処理されるDMA 命令の一例を示す。図12に於いて、PCIレジスタ書 き込みデータ302はマルチプレクサ304に入力され る。マルチプレクサ304にはまたDMAレジスタ書き 込みデータ306も入力される。適切なデータ源が、実 行される操作に基づいて308で選択される。マルチプ レクサ304の出力はDMAレジスタ310に入力さ れ、図では例としてチャンネル0からチャンネル5まで の 6 チャンネルを含むように図示されている。各々のチ 40 ャンネルに関して、DMAフィールドは前回アドレスま たは暫定フィールド312、現PCIアドレスフィール ド314、データバッファアドレス316、状態32 0、命令322、現状態324、準備完了ビット326 を含む。DMAレジスタ書き込み調停選択回路328は またDMAレジスタ310への入力を提供しており、こ れはPCIスレーブ信号330、PCIマスタ信号33 2、DMAPCIマスタ周期入力334およびスレーブ 終了入力336に応答する。DMAチャンネル調停器3

レクサ346への入力を提供する。スレーブレジスタ読み込みアドレス入力348はマルチプレクサ344の動作を制御する。DMAレジスタ読み取りデータ出力350はDMAレジスタデータをPCIインタフェースに戻す。マルチプレクサ346はその出力をDMA状態機械次回状態ロジック352に提供する。DMA状態機大回状態値354は状態レジスタおよびその他の出力とアプレクサ304を経由して戻って書き込みでは、カーのよりでは、および選択信号356ならびに多数の信号を含む。

【0084】DMAチャンネル調停器340はどのチャンネルが実行されるべきかを制御する。この調停はFIFO358からの例えば"FIFO動作中チャンネルがデータを要求"および"FIFO動作中チャンネル"同様にどのFIFOがデータ転送準備完了状態でまたどのチャンネルが可能化されていて動作中であるかの信号に基づいて行われる。

【0085】 DMAレジスタ310は制御と状態レジス 夕の設定とを実行して、各DMAチャンネルの制御と状 態の監視とを行う。DMAレジスタ310は各DMAチ ャンネルの多数の機能をサポートする。例えば、前回パ ケット制御リスト開始アドレス/暫定レジスタ312は 非同期転送中に待ち行列を処理するとDMAエンジン7 4 で更新されるレジスタを提供する。これはまた補助命 令がデータをロードおよびストアする際の一時待避レジ スタとしても使用される。パケット制御リスト開始アド レスレジスタ314はアプリケーションソフトウェアに よって初期化され、PCLチェイン内の最初の(ダミ 一) PCLの開始点を指定する。DMAエンジン74は 30 このPCLにロードされた次アドレスを使用して最初の 実PCLにリンクする。パケット制御リスト開始アドレ スレジスタ314は、PCLが処理されると動作中のD MAチャンネルによって更新される。DMAバッファ開 始アドレスレジスタ316には、動作中のDMAチャン ネルがPCLを処理する際にPCLから取り込まれたデ ータバッファポインタがロードされる。DMA状態レジ スタ320はこのPCL中に転送されたビット数の進行 中の計数値を格納し、また転送の完了状態を含む。PC Lの処理が完了した後、動作中DMAチャンネルはこの レジスタの状態情報をPCL内のオフセット0xCの場 所に書き戻す。

(0086) DMA制御レジスタ322は制御ビットを含む。DMAレジスタ書き込み調停選択回路328はまたDMAレジスタ310への入力を提供しており、これはPCIスレーブ信号330、PCIマスタ信号332、DMAPCIマスタ周期入力334およびスレーブ終了入力336に応答する。DMAチャンネル調停器340はロックチャンネル入力342を受信し、マルチブ500
(0086) DMA制御レジスタ322は制御ビットを含み、アプリケーションソフトウェアがDMAチャンネルの動作を可能化または不能化して、リンクを張るためにPCLの次アドレスを再取り込み出来るようにしている。DMA制御レジスタ322はデータバッファ転送制御、転送ビット計数値、およびPCLから取り込まれた命令を格納する。DMA準備完了レジスタ326の最下位ビットはDMAチャンネルがXMT、RCV、LOA

28

D, STORE, STORE 0 またはSTORE 1 命令 の実行を継続する前に準備完了状態まで待機させること ができる。この準備完了状態はPCLの制御ワード(1 つまたは複数)で選択される。DMA準備完了レジスタ 326の最下位ビットはBRANCH命令の実行中に、 DMA チャンネルの条件付き分岐を可能とする。この条 件はPCLの制御ワード(1つまたは複数)で選択され る。現DMA状態レジスタ324はDMAチャンネルの 状態ベクトルを格納する。このレジスタはDMAチャン ネルの動作時間中に更新され、チャンネルが停止する直 10 前に生成された最後の状態ベクトルを保持する。

【0087】 DMAレジスタ310はまた受信パケット 計数値レジスタ(図示せず)を含むことも可能であり、 これは現在受信されているパケット計数値を含む。DM Aエンジン74はこのレジスタにGRF80トーケンワ ード内を通過した受信パケット計数値をロードする。こ の計数値はそのデータがPCIバス24に転送される毎 に減数される。また、DMAグローバルレジスタ(図示 せず)を含むことも可能であり、これは状態機械が非同 期転送パケットの実行を追跡する際に使用する、状態フ 20 ラグを含む。このDMAグローバルレジスタはキャッシ ・ュラインサイズレジスタと共に使用される下限ビットを 格納し、PCIマスタが要求するバーストサイズを決定 する。

【0088】図21はセクション135で静止状態にリ セットされた後DMAチャンネルが初期化される様子を 示す。各DMAレジスタ310は有効PCLポインタが パケット制御リスト開始アドレスレジスタ314に書き 込まれるまで待機し、チャンネル可能化およびリンクビ ットがDMA制御レジスタ内に設定される。有効PCL ポインタは現パケット制御リスト(PCL)アドレスレ ジスタの第0ビットで判断される。値が1の場合は無効 アドレスを表し、値が0の場合は有効アドレスを表す。 次にDMAは現PCLアドレスレジスタ開始アドレスレ ジスタで指定されたアドレスへ行き、次PCLアドレス を取り込んで、もしも有効であればこれを現PCLアド _-レスとして実行を開始する。もしもこのアドレスが無効 の場合は、DMA制御レジスタ内のリンクビットが消去 されて、DMA停止割り込みがこのチャンネルに対して 生成され、同時に割り込み状態レジスタ内にも関連する 状態が生成され、このチャンネルは停止される。この機 構はPCLメモリ構造の健全性チェックを提供すると同 時に、次アドレスリンクが喪失した場合(すなわち無効・ 状態)に比較的簡単にチャンネルPCL実行を継続する 方法を提供する。DMAエンジン74が有効な次PCL アドレスを検出すると、DMAエンジン74はDMA制 御ならびに状態レジスタ76内部にBSYピットを設定 し、適切なPCLのワードを取り込む。次にチェックを 実施して、その命令が受信、転送、PCIとローカルバ スとの間のどちら向きであるか、または補助命令かの判

断を行う。

【0089】図21は続いてセクション137でDMA エンジン74がGRF80内の等時間間隔および非同期 データの受信操作をする様子を図示している。DMAエ ンジン74は待機状態が存在するか否かを見るためのチ エックを実行する。待機状態がもはや存在しない場合、 処理装置はデータ移送フェーズに入る。ここで、DMA エンジン74はループに入り、現在転送計数値が零とな っているかのチェックを行う。その場合は、これがPC Lバッファリストの最終データバッファであるかを確認 するためのチェックが行われる。もしもこれが最終バッ ファでしかも特殊制御トークンワードをGRF80内に 書き込む事によるパケット境界の表示が、リンク層制御 ロジック90によってなされていない場合は、エラーが 発生するがこれはバッファが保持できるより多くのパケ ットデータが転送されることになるためである。この場 合、PKT ERRピットがDMA制御ならびに状態レ ジスタ76にセットされDMAエンジン74は残りのデ ータをパケット境界まで流し込む。もしも現在転送計数 値が零まで減数されていて、PCLリスト内に別のバッ ファが存在する場合は、DMAエンジン74は新たなバ ッファアドレスと転送計数値とを獲得し転送を実行す

【0090】データをGRF80からPCIインタフェ ースロジック70へ移動させる一方で、DMAエンジン 74はGRF80が十分なデータを持つまで待って、P CIバスマスタに転送実行要求を行う。この転送閾値に 達するのは、1つまたは2つの条件が合致する場合であ る。DMAエンジン74は受信FIFO内のピット数 が"高水位マーク"に達した際にPCIマスタに転送要 求を行う。この高水位マークはキャッシュラインレジス タ以上かまたは DMA グローバルレジスタの下位境界フ ィールドに等しい。

【0091】DMAはパケットのデータサイズの情報を リンクから得るが、これはパケットが最初にGRF80 の中にリンク層制御ロジック90によって書き込まれた 時である。この転送計数値を用いてGRF80内のデー 夕がパケット内の残りのデータであるかを判断し、もし もそうであってそのサイズが高水位マークよりも小さい 場合は、その転送計数値がこの残り部分に等しいPCI マスタロジック64の転送を要求する。 DMAエンジン 74がデータを転送する一方で、DMA制御ならびに状 態レジスタ76内のデータバッファ開始アドレスレジス タおよびデータバッファ転送長ビットが、転送の現在状 態を反映するように更新される。

【0092】図22および図23のセクション139が 示すように、リンク層制御ロジック90がパケットの最 後に遭遇すると、これは特殊制御トークンワードをGR F80に書き込み、パケットの終わりを記す。この制御 ワードに組み込まれているのは状態ビットであって、こ

れはバス上でのパケットの完了状態を表示する。DMA エンジン74はこのパケットの終了印を用いてGRF8 0からPCIバス24へのデータ転送を終了する。もし もパケットの終了印が、IEEE1394ビジー肯定確 認信号が存在することを示している場合は、DMAエン ジン74はPCLの最初のパッファアドレスと転送計数 値とを再獲得しパケットの全体の転送を開始する。ビジ 一肯定確認状態がパケットの終了印から表示されていな い場合は、DMA制御ならびに状態レジスタ76はパケ ットの終了印の中にリンク層制御ロジック90から通過 10 された肯定確認状態がロードされ、パケット完了ビット がセットされる。次にパケット完了状態がPCL状態ワ ード内メモリに書き込まれ、割り込み信号が発せられて 割り込み状態レジスタ内の対応するピット内にラッチさ れる。もしも命令が受信および更新命令であった場合 は、残りの転送計数値および次パッファアドレスが適切

【0093】図13は表360を図示し、DMAチャン ネル調停回路340の動作を示している。表360はも しもチャンネルがIEEE標準1394バス上で現在動 20 作中の場合は、そのチャンネルはDMAチャンネル実行 スケジュールの中で最上位の優先順位を持つことを示し ている。そうでない場合は、チャンネル優先順位はチャ ンネル番号順であり、0が最も高い優先順位を持つ。" 無視"値には値" X"が362部分に割り当てられてい る。これはその他の値がどうであっても、現在動作中の チャンネルが最も高い優先順位であることを意味してい る。すなわちチャンネルは早い者勝ちでスケジュールさ れる。

なPCLオフセットに書き込まれる。

【0094】DMA命令処理の動作を下記の例で示す。 DMAが現在チャンネル3で動作していると仮定する。 従って、チャンネル3に対する全てのレジスタはDMA 内のマルチプレクサ346経由で選択されている。DM Aはレジスタの個々のスライスを選択してDMA状態機 械上の現在状態および次状態ロジックに出現させる。

【0095】図14は本発明のパーソナルコンピュータ 環境12の簡略化された図を示し、これは自動ブート機 能370を含む。PCIインタフェースASIC20の ピン370は自動ブートPCIインタフェースASIC 20への直接入力を提供する。結果としてPCIインタ フェースASIC20は参照番号30のPCI機器# 1、参照番号31のPCI機器#2に対してPCIバス 24を通してホスト機器として動作する。 PCIインター フェースASIC20に対する自律動作命令はRPLR OM36およびSRAM38を使用するはずである。更 に、インタフェースバス16を通してPCIインタフェ ースASIC20は物理層インタフェース18と通信を 行う。

【0096】自動ブートピン370が動作中(すなわち

選択される。自動ブートモードは多くの特徴を可能と し、これはPCIインタフェースASIC20を自律的 に機能させる。自律動作は次の機能を含む、電源リセッ ト後、DMAチャンネルOを使用して最初のパケット制 御リストのアドレスを取り込む。また、電源リセット 後、自動プートモードはDMAマスタが外部RPL R OMにアクセスすることが出来るようにする。更に、電 源リセット後、自動ブートモードはDMAマスタが内部 リンクレジスタにアクセス出来るようにする。

【0097】一度PCIバス24上でマスタとして可能 化されると、PCIインタフェースASIC20はPC I構成、入力/出力、およびメモリ読み取りおよび書き 込み命令をPCIバス24に発して、パケット制御リス トを制御する際の適切なアドレス範囲を特定する。自動 ブートモードの動作中、外部PCIアドレス空間は30 ビットに制限される。最上位の2つのアドレスピットの 値は常に0である。内部的にこれら2ビットはPCI命 令を選択するために使用される。

【0098】自動プートピン370の状態は診断目的 で、その他の制御レジスタ内の特別ビットから読むこと ができる。選択された自動ブートモードおよび外部RO Mを用いて、本発明はPCIインタフェースASIC2 0をローカル処理装置として動作させ、全ての内部 PC IインタフェースASIC20レジスタをセットアップ し、PCIバス24上のその他の機器を初期化しそして その他の複数のPCLを構築して連結することが可能で ある。種々のDMAチャンネルはこれらのPCLを実行 してIEEE1394バス上でデータ転送を行わせるこ とが可能である。

【0099】外部ローカルバスRAMをPCIインタフ 30 エースASIC20に追加することにより、PCIスレ ープメモリがPCIバス24上の機器に具備され、制御 情報の獲得が行え、またデータ転送用のローカルメモリ を持つことができる。 PCLプログラムは機器制御/デ 一夕をIEEE1394経由でその他のシステムに転送 することが出来る。従って、本発明の自動プートモード を採用している環境は、PCIインタフェース環境を管 理する適切な処理装置を利用できない周辺機器で使用す ることができる。

【0100】図14の回路は外部ピン経由でチップに対 して別の動作モードを提供する。その効果はメモリマッ プの一部を可能化および事前指定して電源投入時にDM Aエンジン74がアクセス可能な資源を十分に確保し、 全ての要求された機能が十分に有効に働くようにするこ とである。また、その効果はDMAエンジン74の動作 を変更して、DMA機械が特定モードの時に機械が動作 停止となる代わりに専用のROMから新たな命令を要求 するようにすることである。

【0101】 DMAエンジン74が動作中となり、命令 持ち上げられている時)、本発明の自動ブートモードが 50 を得るために或るアドレスを獲得する。これによりPC

I インタフェースASIC20が単独独立モードで動作 することが可能となる。これはまたPCIメモリ命令、 およびPCIインタフェースASIC20からの全ての

入力/出力命令の生成を可能とする。

【0102】自動プートピン370を使用することにより、本発明はROMおよびRAMに基づくアドレスレジスタのアクセスおよび初期化を可能化することにより、電源投入メモリマップの再構成を可能とする。これによりDMA機械が電源投入後に読み取りおよび書き込みアクセス出来るようになる。更に、本発明は自動ブートモードが選択された際のDMAエンジン74の挙動を変更する。これにより電源投入時に専用ROMアドレスから新たな命令を獲得することが出来るようになる。初期アクセスアドレスは本実施例ではまさに0である。本発明は更に通常の環境では要求されないバス命令およびプロトコルを生成する方法をも提供する。

【0103】DMAエンジン74は自動プートオプションが選択された際に、RPL ROM36から命令を獲得して実行することができる。これにより、DMAエンジン74が外部PCIバス上のマスタ機器として動作す 20るために要求される命令を生成して、この外部バス上のその他のPCI機器を構成し、初期化しそして管理できるようになる。

【0104】図15の表380は、自動ブート入力370が作動された際の、内部PCIアドレスバス[31:30]ビットのPCIバス上の命令への写像を示す。例えば、ビット31の値が0でビット30が任意の値の時、PCIメモリ命令が動作される。その後、アドレスビット31の値が1となり、アドレスビット30の値が0となると、PCI入出力命令が生じる。アドレスビット31の値が1で、かつアドレスビット30の値が1の場合、PCI構成命令がPCIインタフェースASIC20へ送られる。

【0105】図16は、本発明のひとつの特徴に基づくローカルバスインタフェースブロック390の図を示す。ローカルバスインタフェースブロック390はローニーカルバス構成レジスタ392、ZV機械396と通信を行うズームビデオ(ZV)復号インタフェースブロック394とを含む。パック/アンパック状態機械398はアドレス/データ/ビット可能化保持レジスタ398を40含む。ローカルバスインタフェースブロック390はまたローカルバスインタフェース状態機械400とスレーブ肯定確認割り込みブロック402とを含む。

【0106】図2のZVポートは、IEEE1394標準バスからPCIインタフェースASIC20上の外部機器へデータを転送するための出力専用ポートである。正しくプログラムされると、ZVインタフェースロジックはIEEE1394ディジタルカメラパケットを受信し、そのベイロードを外部ZV適合機器に適切な制御信号と共に転送するための方法を提供する。

【0107】 Z V 復号回路 3 9 4 は第三 P C I メモリ準 拠アドレスレジスタの副セット経由でアクセスされる。 Z V 復号回路 3 9 4 が可能化されると、補助アドレスのの 0 x F 0 0 0 と 0 x F F F F F の間が Z V ポートに写像される。 Z V ポートは 6 つの利用可能クロック源 3 9 5 の内のひとつが Z V 画素クロックとして選択された際に可能化される。 もしも 6 つのクロックのいずれも選択されない場合は、 Z V ポートは不能化され、補助インタにはない場合は、 Z V ポートは不能化され、補助イン R では全アドレス空間を要求する。 Z V ポートが不能化されると、全ての Z V 関連出力はデータバスを除き中立 状態となり、データバスは補助、 R A M および R O M ア

32

【0108】 Z Vポートで、I E E E 1394等時間間隔パケットヘッダ同期フィールドが0×1に等しいと検出されると垂直同期信号が生成される。本実施例に於いて、データピット24は重要な同期フィールドデータを含む。この垂直同期ピットを検出すると、垂直同期出力が生成される。フレームの残り部分に関しては、ビデオデータをズームポートに転送する際に特別のアドレスがアクセスされる毎に水平同期出力が生成される。パケット制御リストを適切にプログラムすることにより、全てのI E E E 1394ディジタルカメラパケットが Z Vポートを経由して転送出来る。

クセス中に駆動される。

【0109】図17は本発明の同期検出回路405のひとつの実施例を示し、これは垂直同期検出信号407と水平同期検出信号409を生成するためのものである。PC1スレープアドレスピット[15:0]の値が0xF000と仮定され、スレーブデータビット28がバイナリ値の1と仮定される時には、比較回路411および413は信号をANDゲート415に送る。これは垂直同期検出信号を線407上に生成する。同様に、スレープアドレスピット[15:0]が0XF004を比較回路417に送ると、水平同期検出信号が線409上に出現する。

【0110】図18は本発明に基づくパケットズームボートアドレスマップ410用の1つのビデオ走査線を示す。ズームポートアドレスマップ410はアドレス0XF00で始まる等時間間隔パケットへッダ412と、参照番号414から424で詳細に示されるアドレスと、然F004で始まり0XFFFFで終了する等時間間隔パケットデータ空間を含む。各々の等時間間隔パケットデータ空間を含む。各々の等時間間隔パケットデータ空間を含む。各々の等時間間隔パケットデータ空間を含む。と共に転送されるヘッダクウォドレットと共に転送され、の第一データペイロードクウォドレット428はアドレットは順番通りのアドレスにパケットペイロードデータの終わりが、パケットNクウォドレット最の場合はでにより、パケットペイロードアドレットは順番通りのアドレスにパケットペイロードクウォドレットは順番通りのアドレスにパケットペイロードを多いを表していて、パケットペイロードを表していて、パケットペイロードを表している。

50 【0111】図18は本発明が、ソフトウェアの支援を

20

受けずにハードウェアが管理するウィンドウの中にビデ 才画像表示を自律的に表示出来ることを示している。本 発明は生データをIEEE1394バス上に送出し、ズ ームポートの中にビデオ制御器チップに入力データとし て入るのと互換性のあるフォーマットで流し込むことを 可能としている。これは水平および垂直フレーム同期を 維持しながら自律的にデータを表示することを可能とし ている。

【0112】動作中、ズームビデオポートはあるアドレ ス空間の中に写像されている。ヘッダはフレーム同期情 報または信号を含む。正しい制御構造を構築することに より、ヘッダパケットデータを、ロジックがあるフィー ルドを探すアドレスに基づく特定アドレスに転送する。 IEEEP1394ディジタルカメラ仕様に適合するソ ニーカメラの場合、等時間間隔ヘッダ同期フィールド内 のビットはビデオフレームの開始位置を示す。この特定 の等時間間隔ヘッダ同期フィールドビットを復号する事 により、垂直同期信号が生成される。この情報を使用し てズームポートデータのズームポートへの受信の同期を 取ることができる。

【0113】これを実現するのに2つの場合がある、1 つは水平同期、そしてもう1つは垂直同期である。垂直 同期に関しては、復号に際して特定アドレスと特定等時 間間隔ヘッダ同期ビットが必要である。水平同期は別の 特定アドレスを復号することにより生成される。

【0114】本発明のビデオズーム機能は水平または垂 直同期信号の様な制御情報を、符号化されたビデオの様 な組込型制御情報を含むパケット化されたデータから、 自律的に抽出する機能を提供する。同時比較ロジック4 11および413は、特定データ値で指定された行き先 アドレスへの転送を検出する。

【0115】本発明はまたパケットデータの異なるセグ メントに対して適切な行き先を指定するための、ソフト ウェアまたはハードウェア制御構造を提供する。DMA アーキテクチャは、特定のパケットを異なる行き先アド レスに異なる長さに分解して収集または配送することが 可能としている。従って、本発明はヘッダフィールドを 特定のアドレスに書き込みまた、データフィールドを別 のアドレスに書き込む事が出来る。この特徴を利用して 本発明はPCIインタフェース機器のどの部分がどのア ドレスを見るかを制御出来る。

【0116】 本発明は更にプログラム可能計数器を提供 し、これは特定アドレス位置そして/またはデータパタ -ーンへの多重アクセスを行う基本制御信号を生成するた めに使用される。これは計数器を使用することで水平走 査線毎にまたは水平同期の間に多重パケットを与えると いうオプションが生じる。従って、垂直同期の直後に水 平同期信号が生成される。これはシステムが特定アドレ スを通過する回数を計数する事を可能とする。システム

平同期信号を生成するように出来る。これにより特定の カメラ、解像度などに従って4つのパケットを水平走査 線にまとめることが可能となる。

【0117】図19は、単一ビデオパケットを複数のビ デオ走査線にズームポートアドレスマップ410を用い て写像する手順を示す。 ズームポートアドレスマップ 4 10は等時間間隔パケットヘッダ412を含み、これは 等時間間隔パケットデータ414に隣接している。メモ リ空間416から424は図17で説明したものと同様 である。ズームビデオ等時間間隔パケット440はヘッ ダクウォドレット 0 を含み、これは等時間間隔ヘッダ同 期フィールド内にフレーム開始ビットを含むはずであ る。クウォドレット1は第一ビデオデータペイロードク ウォドレットであり、これはビデオ走査Aの開始部分を 含む。水平同期信号はこのクウォドレットをアドレス 0 XF004に書き込むことにより生成される。同様に、 データクウォドレット442をアドレス0XF004に 書き込むことは水平同期を生成することによりビデオ走 査A+1の開始部分を示す。0XF000から開始され [0 X F 0 0 0 + (N-1)] まで続くデータの書き込 みは、ズームビデオポートを通って出力される実際のデ 一夕、すなわちズームデータである。ヘッダは取りはず されるのでデータフィールドの一部とはならない。

【0118】従って、この場合垂直同期と水平同期とを ビデオフレームの第一パケットに対して生成する。後続 のパケットはビデオフレームヘッダの残りの部分を埋め る後続の走査線を意味するが、これらのヘッダは同期フ ィールドは含まない。データの流れは全てのパケットに 対して同一であり、各々そこにヘッダが存在する点0X 30 F000から開始され、もしも同期ビットがヘッダ内に 存在しない場合、垂直同期ビットは設定されない。もし もF004に書き込まれた時には水平同期が生成され る。これは走査線の開始を生成し、これにより残りのデ ータが走査線の一部として流れ出る。

【0119】更に多重の走査線がパケット毎に存在する 状況もある。これを取り扱うために、パケット制御リス トが使用される。

【0120】本発明のDMAエンジン74はパケット制 御リストまたはPCLと呼ばれるデータ構造により制御 される。PCLは命令情報を含み、これをDMAは必要 に応じてメモりから取り出す。これらの命令はDMAに 対してデータの発信元と行き先、ならびにどれだけのバ イト量が転送されるかを告げる。いくつかの命令はデー タの塊をIEEE1394転送FIFOとPCIバス2 4との間、または汎用受信FIFO80とPCIバス2 4との間で移動させる。別の命令はデータをPCIバス 24と補助ポートローカルバス26との間で移動させ る。その他の命令は二次機能であって補助命令と呼ばれ る。これらの補助命令はDMAが任意のPCIアドレス は例えばそのアドレスを4回繰り返した後にのみ別の水 50 に対して指定されたデータのクウォドレットをのぞき見

たり手を入れたり出来るようにし、またPCLを使用し た条件付き分岐を可能としたりする。意図している使用 目的は、DMAが特別なデータの移動制御を実行したり また、PCLを自動プートシーケンスで構築できる単独 独立処理装置として機能出来るようにする事である。こ の機能の全範囲が系統立てられているわけでは無く、D MAのこれ以外の使用方法もこれから展開されるである う。

【0121】本発明のアプリケーションソフトウェアは DMAチャンネルの動作を、ホストメモリの中に存在す るPCLデータ構造を用いてプログラムする。アプリケ ーションソフトウェアはPCLの構築およびメモリの記 憶装置への配置の任を負う。 PCLはメモリ配列の連続 した組として組織され、これは命令、制御パラメータ、 およびデータバッファポインタを含み、これらはDMA チャンネルが1つのIEEE1394データパケットの 転送する時、またはデータをPCIバス24と補助ポー トローカルバス26との間で移動するとき、または1つ または複数の補助命令を実行する際に要求されるもので ある。PCLから要求されるメモリ配列の総数は、今回 20 の実現例では一般的に32クウォドレットに制限されて

【0122】最低限の要求として、PCL開始アドレス はクウォドレットの境界部に並べられている。 DMAの 性能を最適とするために、PCL開始アドレスはキャッ シュライン境界上のラインであることが推奨されてい る。データバッファポインタは任意のバイト境界に配列 する事ができる。DMA性能を最適とするために、本発 明ではデータバッファポインタをキャッシュライン境界 上に配列している。もしもこれが不可能な場合は、デー タバッファポインタをクウォドレットの境界上に配列す るのが次善の方法である。PCLで指定されるデータバ ッファサイズの合計は、IEEE1394ビット速度が 100mbpsの場合はおよそ1キロビット、または1 EEE1394ビット速度が200mbpsの場合はお よそ2キロビットに制限される。

【0123】本実施例に於いて、動作中DMAチャンネ ルは命令および制御パラメータをPCLから取り込み、 これらを用いてチャンネル自体を構築して転送命令を実 行する。

【0124】アプリケーションソフトウェアプログラム で、DMAチャンネルが複数のIEEE1394データ パケットを転送することを、複数のパケット制御リスト・ をPCLリスト待ち行列の中で連鎖することにより可能 とする。本発明はこの待ち行列を各PCLの次アドレス フィールドを、次PCLのメモリ内の開始アドレスを指 示するようにセットすることで構成している。待ち行列 の最後のPCLはDMA処理を停止させるか、待ち行列 の先頭に戻るかまたは新たな待ち行列を指示するように プログラム出来る。補助命令を含むPCLはPCL待ち 50 PCL0の開始ポインタである。次にホスト処理装置は

行列内の何処にでも組み込むことが出来るが、両方を同 時には出来ない。PCL待ち行列は、受信および送信ま た補助命令を混在させることが可能である;しかしなが ら非同期転送命令は別の非同期転送命令の次に無ければ ならず、これはパイプライン構造の転送を行うためと、 またパケットの再試行の可能性があるためである。一 方、非同期転送命令内の"状態待ち"ビットを設定する ことにより、この要求は排除される。

【0125】図20は本発明の実施例に基づき、複数の パケット制御リストのリンクされたリストの例を図示す る。図20に於いて、PCI待ち行列450は開始アド レス452から始まる。開始アドレス452から処理の 流れはダミーパケット制御リスト454に入る。ダミー パケット制御リスト454は処理の流れを転送命令パケ ット制御リスト456に送る。転送命令パケット制御リ スト0に於いて、データバッファ計数命令およびデータ バッファアドレス情報は例えばデータバッファ460, データバッファ462、データバッファ464まで行 き、この例では14個のデータバッファが使用される。 【0126】参照番号456が示す、転送命令パケット 制御リスト0は、次リストアドレス466を含み、これ は参照番号470で示す補助命令パケット制御リスト1 へ接続される。参照番号470で示す、補助命令パケッ ト制御リスト1はロード命令472、発信元アドレスを 474に、またストア命令および位置476に含む。ロ ード命令472はデータレジスタ478に接続され、こ れはDMAレジスタ480を供給する。ストア1命令4 76は入力をメモり位置482に提供する。参照番号4 70で示す、補助命令パケット制御リスト1はまた、条 件成立時の行き先アドレス484をも含み、これは条件 に応じてPCI工程制御を、参照番号486で示す転送 命令パケット制御リスト2に送る。参照番号486で示 す転送命令パケット制御リスト2は次リストアドレス4 88を含み、これは参照番号490で示されるように別 のPCLへ接続するためのものであり、一方データ計数 およびデータバッファアドレス492は、データバッフ ァ494に接続され、以下は同様に接続される。条件成 立時の行き先アドレス484がPCI待ち行列の処理の 流れを制御している場合には、次リストアドレス468 40 は参照番号486で示す、転送命令パケット制御リスト 2に接続される。この情報は次に次リストアドレスか ら、参照番号490で示されるように別のPCIに送ら れ、データバッファ0アドレスおよび計数命令情報はデ ータバッファ1に送られる、以下同様である。

【0127】典型的にホストCPU44が動作する場合 は、パケット制御リストとダミーの次PCLアドレスを 構築するためにメモリを配列するが、これは前回PCL が存在しないからである。ダミーの次PCLアドレスは メモリ位置を提供し、これは第一完全PCL、すなわち

必要なPCLのリストを構築し、データ転送または補助 命令のいずれかの型式、例えば実際に処理装置相当の命 令を行う補助命令の操作を実施させる。

【0128】次PCLアドレス内の空間は、エラーアドレス、予約位置、および状態を含む。次の対は制御状態、転送計数値である。そのひとつ置いて次はデータバッファアドレスである。これら2つの長ワードは1つの命令または1つのデータバッファへのデータ転送を構成する。転送例はメモリ内のデータバッファ位置を指示するバッファアドレスであって、この場所へそのデータがも送されるかまたはそこから転送される。もしもデータを送されるかまたはそこから転送される。もしもデータを送される場合には、本実施例では連続データ転送のための大きな制御ループを形成できるようにしている。

【0129】図21から図30および以下の説明で本発 明の、PCIとポートローカルバスとの間の、受信、送 信、または補助操作の動作を説明する。受信操作に於い て、図21が示すようにGRF80内の等時間間隔およ び非同期データに対して、処理の流れは待ち状態が存在 しているか否をチェックすることから開始される。図2 20 7に示すように等時間間隔送信に関して、もしもチャン ネル可能化が1に等しい場合、送信機能は準備完了であ り、周期開始ピットは了承となって待ち状態は存在しな い。待ち状態はデータバッファ制御ワード零の待ち選択 器ビットによって判定される。待ち状態が存在しなくな ると、処理装置はデータ移送フェーズに入る。ここでル ープに入り、現転送計数値が零となっているかの確認が 行われる。もしも零となっていたら、それがPCLバッ ファリストの最後のデータバッファであるかのチェック が行われる。もしもそのデータバッファが最後のデータ バッファであり、リンク層制御器が特別の制御トークン ワードをGRF FIFOの中に書き込むことによって なされる、パケット境界の表示がなされていない場合 は、エラーが生じるが、それはバッファが保持出来る以 上のパケットデータが転送されようとしているためであ る。この場合パケットエラービットがDMA状態レジス 夕内にセットされ、DMAは残りのデータをパケット境 界まで押し流す。もしも現転送計数値が零まで減数され たと判断され、PCLリスト内に別のバッファが存在す る場合は、DMAは新たなバッファアドレスと転送計数 40 値とを獲得し、転送を継続する。

【0130】PCIインタフェース内の受信FIFOからデータを移動する一方で、DMAはPCIバスマスターに対して転送の実行要求を行う前にFIFOが十分なデータを持つまで待機する。この転送閾値には1つまたは2つの条件が合致すると到達する。DMAは受信FIFO内のバイト数が。高水位マーク。に達すると必ずPCIマスタの転送を要求する。この高水位マークはキャッシュラインサイズレジスタの上限値またはDMAグローバルレジスタの下限境界フィールドに等しい。DMAは50

パケットのデータサイズの情報を、そのパケットが最初に長さ層制御器によってFIFOの中に書き込まれた時に、リンクから取得する。それはこの転送計数値を用いてFIFO内のデータがパケット内の残っているデータかを判断し、もしもそうであり、そのサイズが高水位マーク未満の場合は、その転送計数値がこの残りに等しいPCIマスタに対して転送を要求する。DMAがデータを転送する間、DMA制御レジスタ内の転送長ビッファリングされたデータ内のデータバッファ開始アドレスレジスタは、転送の現在状況を反映するように更新される。

【0131】リンク層制御器がパケットの終端に達する と、これは特別な制御トークンワードをFIFO内に書 き込んでパケットの終わりを記す。この制御ワードの中 に組み込まれているのは、バス上でそのパケットの完了 状態を表す状態ビットである。DMAはこのパケット終 了マーカーを用いてFIFOからPCIバスへのデータ の転送を終了させる。パケット終了マーカーがIEEE 1394ビジー肯定確認を表している場合は、DMAは PCLの第一バッファアドレスと転送計数値とを再獲得 し、パケットの転送を再度開始する。パケット終了マー カーからビジー状態が表示され無い場合は、DMA状態 レジスタにはリンク層制御器からパケット終了マーカー の中に送られた肯定確認状態がロードされ、パケットの 完了がセットされる。次にこれはPCL状態ワード内の メモリに、このPCLへ転送されたビットの数と一緒に 書き込まれる。もしもINTビットがPCL内のデータ バッファ制御/バイト計数命令に対してセットされる と、割り込み信号が発せられて割り込み状態レジスタ内 の対応するDMA PCLビットの中にラッチされる。 もしも命令が受信および更新命令の場合は、残りの転送 計数値と次バッファアドレスとがPCLに書き込まれ る。次にDMAは別のPCLが現PCLにリンクされて いるか否かを、現PCLの次リストアドレスフィールド を取り込む事によって判断する。リンクされているPC Lが存在する場合は、DMAはそのリンクされているP CLを現PCLとして実行を継続する。現PCLに別の PCLがリンクされていない場合は、DMA停止割り込 みがこのチャンネルに対して関連する状態と共に割り込 み状態レジスタ内に生成され、そのチャンネルはアイド リング状態となる。

【0132】 DMA非同期転送操作に関して、図24から図26に示すように非同期転送は、有効PCLポインタがパケット制御リスト開始アドレスレジスタに書き込まれ、チャンネル可能化およびリンクビットがセットされた後に判断される。非同期パケット処理装置の最終的な目的は、リンク層制御器によってFIFOからIEEE1394バスに転送される現パケットより1パケット多く、残すことである。DMAの観点から見ると、バス上のこのパケットは前回パケットである。リンク層制御

40

器から報告される全ての状態は、この前回パケットに関 するものと考えられる;しかしながら、"状態待ち"ビ ットをPCL内の"データバッファ/バイト計数/命 令"の中にセットすることにより、このパイプライン操 作が防止される。DMAは前回パケット制御リスト開始 アドレスのアドレスを、前回パケット制御リスト開始ア ドレス/暫定レジスタ内に保持する。"前回PCL有 効"と呼ばれるフラグがDMAによってDMAグローバ ルレジスタ内に保持され、それが格納されていた有効ア ドレスであるかの記録をとる。非同期チャンネルでの転 送操作は待ち状態が存在するかを確認しながら遂行され る。待ち状態はPCL内の"データバッファ制御/バイ ト計数/命令"の待ち選択ビットにより判断される。" 再試行"と呼ばれるフラグがDMAによってDMAグロ ーパルレジスタ内に保持される。DMAはこのフラグを 使用して、再試行中にはこれらの待ち状態が無視される よう、待ち状態が評価されるように追跡する。

【0133】待ち状態が存在しなくなると、DMAはパ ケットの先頭を表す制御トークンをFIFOに書き込 み、データ移送フェーズに入る。ここでループに入っ て、現転送計数値がチェックされそれが零に違している かの確認が行われる。もしもそうである場合は、これが PCLバッファリストの最終データバッファであるかを 確認するためのチェックが行われる。もしもPCL内に 別のバッファが存在する場合は、DMAは新たなバッフ ァアドレスと転送計数値とを獲得し、転送を遂行する。 データを非同期転送FIFOの中にPCIインタフェー スから移送する一方で、DMAはPCIバスマスタが読 み取り転送を実行するように要求する前に、FIFOが 十分な空きを持つまで待機する。DMAはDMA受信操 作に関して定義された高水位マークと等しいビット計数 値を備えたPCIマスタの転送を要求する。DMAがデ ータを転送する間、DMA制御レジスタ内のデータバッ ファ開始アドレスレジスタおよびデータバッファ転送リ ンクビットは転送の現在状態を反映するように更新され

【0134】バッファからデータの最終ビットが非同期転送FIFOへ転送され、そのバッファが制御/バイト計数PCLワード内の最終バッファビットで示されるように、PCLリストの最後である時には、DMAはパケットの終端に達したことを知る。もしも前回パケックを分がを受ける。もしれるまである。もいがであれば、DMAは状態のチェックを全でないない。この場合、状態はちビットに対するものである。もいり状態は常に前回パケットに対するものであれば、前回および現在パケットは同一である。もしも前回パケットは現在パケットは同一である。もしも前回パケットは現在パケットは同一である。れてットが1EEE1394バスにリンクを記する。パケットが1EEE1394バスにリンクを認する。パケットが1EEE1394バスにリンクを制御器によって転送が完了し、このパケットの状態が有効

の時は、リンク層制御器はパケット計数器を減数する。 DMAはパケット計数器が零となって前回パケットに対 して有効状態が適用出来ることを示すまで、空転して待 機する。もしも状態が前回パケットが再試行されるべき 事を示す場合は、DMAはFIFOの押し流し要求をリ ンク層制御器に対して行い、リンク層制御器が再試行表 示を取り除くことでFIFOの押し流しが完了したこと を示すまで待機する。次にDMAは前回パケットに"戻 って"全体の転送を開始する。再試行が発生しない場合 は、DMAはDMA状態レジスタをリンク層制御器から 送られてきた肯定確認状態で更新し、パケットの完了を セットし、次に完了状態を前回PCL状態ワード内のメ モリに、前回PCLとは関係しないはずの現在動作中の PCLに対して転送されるビット数と共に書き込む。も しも割り込みビットがPCLの中にセットされると、割 り込み信号が発せられて対応する割り込み状態レジスタ ビットの中にラッチされる。

【0135】状態のチェックが終わると、DMAは特別 制御トークンを転送FIFOに書き込み、パケットの終 了を記す。パケット計数値は1に減数されてリンク層制 御器に対してパケットの終了がDMAによって書き込ま れたことを示す。現PCLアドレスが前回PCLアドレ スとして保存され、前回パケット制御リスト開始アドレ スレジスタおよび"前回有効"フラグがDMAグローバ ルレジスタの中にセットされる。次にDMAは別のPC しが現PCLにリンクされているか否かを、次リストア ドレス値を取り込むことによって判断する。もしもそれ が有効な場合は、DMAはこれを現PCLアドレスとし 実行を継続する。もしもそれが有効でないかまたは、状 態待ちビットがセットされている場合は、DMAは現パ ケットがリンク層制御器によって転送されるまで待機す る。パケット計数器が零に減数することで示されるよう に、有効状態が認められる場合は、DMAはパケットが IEEE1394ビジー状態で示されるように再試行さ れるべきかを確認するためのチェックを行う。もしもそ うである場合は、FIFOは先に説明したように押し流 され転送が再度試みられる。

【0136】もしもリンク層制御器で示されるように転送時間切れ、再試行超過、またはFIFO未達が存入の未達レジス内の大変に変更を表していた場合は、パケットボードがDMA状態レジス内でである。この状態はPCLの状態はの場合でしたがもはや応答しないとすることが可能である。DMAはこの特定ノードへのよう。DMAはこの特定ノーブプロを転送データの次ストリームの入口を転送データの次ストリームの入口を転送データの次ストリームが有効な場合は、DMAはこのPCLに指定することでセットできる。もしも次PCLに指定することでオ効な場合は、DMAはこのPCL

で実行を継続する。もしもこのアドレスが有効で無い場 合は、DMAチャンネルは次PCLアドレスが無効であ ると印される場合に遭遇したときと同様、アイドリング 状態に入る。もしもこの次ストリーム内容が使用されな い場合は、この値は次リストアドレスと同じ値にセット されるべきである。もしもDMAが停止すると、DMA 停止割り込み状態を通知し次PCLストリーム導入が無 効となるため、次PCLストリームの再書き込みが必要 となる、それはDMAが次ストリーム取得状態にあり、 て、常に"次リストアドレス"および"次PCLストリ ーム"を同一アドレスにセットすることが、もしも次ス トリーム内容が使用されない場合には必要であって、そ れは次PCLストリーム導入を実施する全ての非同期転 送チャンネルが、エラーのために宙ぶらりんになること を防止するためである。

【0137】図28、29は上記の非同期および等時間 間隔転送操作で説明したのと同様の流れ図を示すが、D MAエンジン74の補助操作に適用されるものである。 【0138】図30に示すように、PCIからローカル 20 バスへ、またローカルバスからPCIへの転送操作は、 PCIバスとローカルバスとの間のデータ転送を制御す る。PCIアドレスおよび転送されるビット数は、転送 の様なその他の転送命令と同様、PCL内のPCLデー タバッファ制御/ビット計数/命令ワードから導かれ る。違いは転送の行き先または発信元がFIFOではな くローカルバスであることである。そのローカルバスア ドレスはAUX_ADRレジスタ(ハードウェアレジス 夕定義参照)から生成される。

【0139】 PCIとLOCAL間操作は待ち状態が存 在するか否かを確認するチェックを行うことで遂行され る。待ち状態はPCLオフセット0x18のbuf0c t l / b i t __c n t / c m d の待ち選択ビットにより 判断される。待ち状態がもはや存在していない場合は、 DMAはループに入りここで現転送計数値が零に達した かを確認するためのチェックが行われる。もしもそうで ある場合は、チェックを行ってこれがPCLバッファリ ストの最終データバッファであるかを確認する。PCL リスト内に別のバッファが存在する場合は、DMAは新 たなバッファアドレスと転送計数値とを獲得し転送を遂 40 行する。DMAがデータを転送する一方で、DMA制御 レジスタ内のデータバッファ開始アドレスレジスタおよ びデータバッファ転送長ビットは転送の現在状態を反映・ するように更新される。

【0140】バッファからのデータの最終ビットがロー カルバスとバッファとの間で転送され、しかもそのバッ ファが制御/ビット計数PCLワードの最終バッファビ ットで示されるようにPCLリストの最後である場合、 DMAは転送の終端に達したことを知る。 DMAはDM

CMPがセットされ、そしてPCLのオフセット0xCの所のPCL状態ワードに転送されたバイト数と共に 書き込まれる。INTビットがPCLオフセット0x1 8のbuf0ctl/bit_cnt/cmdにセット されると、割りみ信号が発せられて、割り込み状態レジ スタ内の対応する (DMA_PCL [x]) ビット内に ラッチされる。

【0141】次にDMAは現PCLに別のPCLがリン クされているか否かの判断を、次リストアドレス(PC DMA が次リストアドレスを無視するためである。従っ $\mathsf{10}$ L オフセット $\mathsf{0}$ x $\mathsf{0}$ $\mathsf{0}$ $\mathsf{0}$ を取り込むことで行う。もしも それが有効であると、ビット0=0によって表示されて いる場合は、DMAはこれを現PCLアドレスとして、 図に示すように実行を継続する。もしも別のPCLが現 PCLにリンクされていない場合は、ビット0=1によ って表示され、リンクおよびビジービットがDMA制御 レジスタ内で消去され、DMA停止割り込みがこのチャ ンネルに対して関連する状態(DMA_HLT[x]) と共に割り込み状態レジスタ内に生成され、そのチャン ネルはアイドリング状態となる。

【0142】図31、32はFIFO高レベル機能プロ ック図500を示し、GRF80、非同期送信FIFO 82、および等時間間隔送信FIFO84に関するFI FO操作を説明している。本発明のFIFOロジックは リンク側クロック領域502とPCI側クロック領域5 04とを含む。 PCI側クロック領域504、FIFO 制御ならびに状態レジスタ88は実時間でPCIバスイ ンタフェースロジックにより書き込まれる。また、FI F 〇制御器状態レジスタ88はポインタアドレス写像ロ ジック86に対して入力を提供する。ポインタアドレス 30 写像ロジック86はFIFO読み取り書き込みポインタ に対するRAMアドレス写像オフセットを生成する。

【0143】二重ポートRAM501はGRF80、非 同期送信FIFO82、および等時間間隔送信FIFO 84に対するデータ格納部となり、リンク側クロック領 域502とPCI側クロック領域504との間の境界部 に展開している。1つのPCI側クロック領域504、 クロック領域ポインタ翻訳ロジック506はDMAFI F〇占有状態ロジック508への入力を生成する。DM A FIFO占有状態ロジック508はDMAロジック 信号510に対してFIFO状態を生成する。1つのリ ンク側クロック領域502、クロック領域ポインタ翻訳 ロジック512は、1394送信受信ロジック信号51 6に対してFIFO状態を生成する、1394FIFO 送信機および受信機占有状態ロジック514に対して入 力を提供する。

【0144】二重ポートRAM501はマルチプレクサ 518およびマルチプレクサ520からアドレス入力を 受信する。マルチプレクサ518は汎用受信書き込みポ インタ522、非同期送信読み取りポインタ524およ A状態レジスタを0x0001の状態で更新し、PKT 50 び等時間間隔送信読み取りポインタ526から入力を受

信する。汎用受信暫き込みポインタ522は1394受 信機およびアドレス写像ロジックとから制御を受ける。 非同期送信読み取りポインタ524および等時間間隔送 信読み取りポインタ526は1394受信機およびアド レス写像ロジックとから制御を受ける。汎用受信書き込 みポインタ522、非同期送信読み取りポインタ524 および等時間間隔送信読み取りポインタ526からの出 カは、全て送信機および受信機占有状態ロジック51 4、クロック領域ポインタ翻訳ロジック506およびマ ルチプレクサ518に送られる。

【0145】汎用受信ポインタ528、非同期送信書き 込みポインタ530、および等時間間隔送信書き込みポ インタ532は全てDMAロジックおよびアドレス写像 ロジックから制御を受ける。汎用受信ポインタ528、 非同期送信書き込みポインタ530、および等時間間隔 送信書き込みポインタ532は全てDMA FIFO状 態ロジック508、クロック領域ポインタ翻訳ロジック 512、およびマルチプレクサ520に出力を提供す

【0146】二重ポートRAM501はまた、1394 受信ロジックから33ビットデータバス534経由でデ ータ入力、リンククロック25MHz信号536、そし て制御を線538経由で1394送信/受信ロジックか ら受信する。また、1394送信/受信ロジック538 からの制御はリンク側アドレスマルチプレクサ518に 送られる。パイトパックロジック540はDMA読み取 りデータをホストメモリから、DMAロジックからの制 御を経由して受信し、出力を33ビットデータバス54 2上に提供し、これは二重ポートRAM501のPC1 側データ入力に送られる。バイトアンパックロジック5 4 4 は二重ポートRAM 5 0 1 P C I 側データ出力 3 3 ビットバス546からデータ出力を受信し、ホストメモ リに対してDMA費き込みデータを提供する。また、D MAロジックからの制御はバイトアンパックロジック5 44、マルチプレクサ520および二重ポートRAM5 01に送られる。零から33MHzPCIクロック信号 は二重ポートRAM501に送られる。

【0147】図2ならびに関連する説明文の中で行った 説明に関連して、FIFO、GRF80、非同期送信F IFO82、および等時間間隔伝送FIFO84の機能 に関する更に詳細な説明を以下に行う。

【0148】 F I F O 状態ロジック 5 1 4 および 5 1 6 は各々の論理FIFOに対する占有状態を生成するのに 必要なロジックを実行する。PCI側FIFO状態を計 算する際に、リンクからPCIクロック領域への翻訳ロ ジックは、FIFOのリンク側上の各ポインタの現在値 をサンプリングし、これらのサンプルをもとにリンクク ロック領域からPCIクロック領域への翻訳を行う。各 々の翻訳されたリンク側ポインタは、その対応するPC I側ポインタと比較され、各FIFOの占有状態が生成 50 本発明の精神ならびに範囲から逸脱することなく実行で

される。この状態はDMAロジックで使用されて、ホス トメモリとFIFOとの間のデータ転送のペースがとら れる。同様にリンク側FIFO状態を計算する際に、P CIからリンククロック領域への翻訳ロジックは、FI FOのPCI側上の各ポインタの現在値をサンプリング し、これらのサンプルのPCIクロック領域からリンク クロック領域への翻訳を行う。各々の翻訳されたPCI 側ポインタは、その対応するリンク側ポインタと比較さ れ、各FIF〇の占有状態が計算される。この状態は1 394送信/受信ロジックで用いられ、1394バスと FIFOとの間のデータ転送のペースがとられる。

【0149】バイトパックロジック540はホストメモ リからの全クウォドレットデータ読み取りを、バイト単 位で整列されたアドレス上に動作中DMAチャンネル経 由で集合させるロジックを実行する。このロジックは好 適に4つの8ビット幅レジスタと4つの8対1マルチプ レクサとを含む。各レジスタとマルチプレクサとの対は 1つのバイト列に対応する。各レジスタの入力は入力バ イト列に接続され、これは動作中DMAチャンネルによ ってホストメモリに切り替えられる。各マルチプレクサ の出力は出力バイト列に接続され、これはFIFOを駆 動する。各々の8対1マルチプレクサに対して、4つの 入力は1対1対応で各レジスタ出力に接続される。残り の4つの入力は1対1対応で各レジスタ入力に接続され る。この構成により4つの入力バイト列からのビット配 列DMA読み取りデータを異なる順序で4つの出力バイ ト列に切り替えることが可能となる。バイト列マルチプ レクサの制御は動作中DMA読み取りチャンネルで行わ れる。

【0150】バイトアンパックロジック544は、ホス トメモリにバイト単位で整列されたアドレス上に動作中 DMAチャンネル経由で、書き込むためにFIFOから 個々の選択可能なバイトヘクウォドレットデータ読み取 りを解体するために必要なロジックを実行する。このロ ジックは4つの8ビット幅レジスタと4つの8対1マル チプレクサとで構成される。各レジスタとマルチプレク サとの対は1つのバイト列に対応する。各レジスタの入 力は入力バイト列に接続され、これはFIFOから駆動 される。各マルチプレクサの出力は出力バイト列に接続 され、これはDMAチャンネルによってホストメモリに 切り替えられる。各々の8対1マルチプレクサに対して 4つの入力が1対1対応で各レジスタ出力に接続され る。残りの4つの入力は1対1対応で各レジスタ入力に 接続される。この構成でFIFOからのクウォドレット 読み取りを異なる順序で出力バイト列上に切り替えるこ とが可能となる。バイト列マルチプレクサの制御は動作 中DMA鸖き込みチャンネルによって行われる。

【0151】本発明を詳細に渡って説明してきたが、種 々の変更、代入および改造が添付の請求項で定義された きることを理解されたい。

【0152】以上の説明に関して更に以下の項を開示す

(1) 直接メモリアクセス (DMA) チャンネル優先順 位を、転送される個々のデータパケットに関連するデー タパケット転送機器に対して割り当て、前記直接メモリ アクセスチャンネルの迅速なスケジューリングを提供す ることにより、データ転送行動を最適化するための方法 であって:データパケット転送機器に対する物理媒体イ ンタフェース上のデータパケットに関連するDMAチャ ンネルを判定し:物理媒体インタフェース上で現在動作 中のデータ転送に関連するDMAチャンネル番号に関係 する情報を、DMA調停ロジックに前記DMAチャンネ ル番号に最も高い優先順位値を割り当てて供給し:現在 動作中DMAチャンネルへのサービスを予め定められた 境界条件が存在するまで継続し;そして境界条件が発生 したことを判定した時点で、DMAエンジンの実行を最 も高い優先順位を有するDMAチャンネルに移動する、 以上の手順を含む、前記方法。

【0153】(2)第1項記載の方法に於いて、前記移 20 動する手順が、前記境界条件がPCI転送完了状態を含 むときに、DMAチャンネルを移動する手順を含む、前 記方法。

【0154】(3)第1項記載の方法に於いて、前記移 動する手順が、前記境界条件が受信チャンネルが受信F IFOの中にデータを書き込んだことを含むときに、D MAチャンネルを移動する手順を含む、前記方法。

【0155】(4)第1項記載の方法に於いて、前記移 動する手順が、前記境界条件がDMAチャンネルの受信 データ待ちを含むときに、DMAチャンネル実行を移動 30 を実行する手順を含む、前記方法。

【0156】(5)第1項記載の方法が更に、現在動作 中DMAチャンネルを示す現在DMAチャンネル信号を 生成するための手順を含む、前記方法。

【0157】(6)第1項記載の方法が更に、利用可能 保留チャンネルのサブセットに基づいてDMAチャンネ _-ル実行を移動する手順を含む、前記方法。

【0158】 (7) 第1項記載の方法が更に、プログラ ム的に選択可能なDMAチャンネルのサブセットに基づ 方法。

【0159】(8)第1項記載の方法に於いて、前記移 動する手順が、DMAチャンネルが前記DMAチャンネ ‐ ルの外部での動作が生じることを待つことを前記境界条 件が含む時に、DMA実行を移動する手順を含む、前記 方法。

【0160】(9) PCIシリアルバスインタフェース 機器内で、転送される特定のデータパケットに関連した データパケット転送機器にDMAチャンネル優先順位を

ングを行い、データ転送行動の最適化を図る、直接メモ リアクセス(DMA)チャンネル回路であって:データ パケット転送機器用の物理媒体インターフェース上のデ ータパケットに関連するDMAチャンネルを決定するた めのDMAチャンネル決定回路と;物理媒体インタフェ ース上で現在動作中のデータ転送に関連するDMAチャ ンネル番号に関係する情報を、DMA調停ロジックに前 記DMAチャンネル番号に最も高い優先順位値を割り当 てて供給するマイクロプロセッサDMAチャンネル用の 命令と;現在動作中DMAチャンネルへのサービスを予 め定められた境界条件が存在するまで継続するためのマ イクロプロセッサDMAチャンネルサービス命令と:そ して境界条件が発生したことを判定した時点で、DMA エンジンの実行を最も高い優先順位を有するDMAチャ ンネルに移動するための移動回路とを含む、前記DMA チャンネル回路。

【0161】(10)第9項記載のDMAチャンネル回 路に於いて、前記移動回路が、前記境界条件がPCI転 送完了状態を含むときに、DMAチャンネルを移動する 回路を含む、前記DMAチャンネル回路。

【0162】 (11) 第9項記載のDMAチャンネル回 路に於いて、前記移動回路が、前記境界条件が受信チャ ンネルが受信FIFOの中にデータを書き込んだことを 含むときに、DMAチャンネルを移動する回路を含む、 前記DMAチャンネル回路。

【0163】 (12) 第9項記載のDMAチャンネル回 路に於いて、前記移動回路が、前記境界条件がDMAチ ャンネルの受信データ待ちを含むときに、DMAチャン ネル実行を移動する回路を含む、前記DMAチャンネル 回路.

【0 1 6 4】 (1 3) 第 9 項記載のDMAチャンネル回 路が更に、現在動作中DMAチャンネルを示す現在DM Aチャンネル信号を生成するための生成回路を含む、前 記DMAチャンネル回路。

【0165】 (14) 第9項記載のDMAチャンネル回 路が更に、利用可能保留チャンネルのサブセットに基づ いてDMAチャンネル実行を移動するDMAチャンネル 移動回路を含む、前記DMAチャンネル回路。

【0166】 (15) 第9項記載のDMAチャンネル回 いてDMAチャンネル実行を移動する手順を含む、前記 40 路が更に、プログラム的に選択可能なDMAチャンネル のサブセットに基づいてDMAチャンネル実行を移動す る回路を含む、前記DMAチャンネル回路。

【0 1 6 7】 (1 6) 第 9 項記載のDMAチャンネル回 路に於いて、前記移動回路が、DMAチャンネルが前記 DMAチャンネルの外部での動作が生じることを待つこ とを前記境界条件が含む時に、DMA移動を実行する回 路を含む、前記DMAチャンネル回路。

【0168】(17)パーソナルコンピュータシステム であって:データパケット転送バスを採用した少なくと 割り当て、前記DMAチャンネルの迅速なスケジューリ 50 もひとつの周辺機器と;コンピュータとを含み、前記コ

す。

ンピュータが、 PCIバスを含むホストCPUと: 前記 PCIバスと前記周辺機器との間のインタフェースを行 うPCIインタフェース機器であって、該PCIインタ フェース機器が、転送される特定のデータパケットに関 連したデータパケット転送機器にDMAチャンネル優先 順位を割り当て、前記DMAチャンネルの迅速なスケジ ューリングを行い、データ転送の最適化を図る、直接メ モリアクセス(DMA)チャンネル回路を含み、前記D MAチャンネル回路が、データパケット転送機器用の物 理媒体インターフェース上のデータパケットに関連する DMAチャンネルを決定するためのDMAチャンネル決 定回路と;物理媒体インタフェース上で現在動作中のデ ータ転送に関連するDMAチャンネル番号に関係する情 報を、前記DMAチャンネル番号に最も高い優先順位値 を割り当ててDMA調停ロジックに供給するためのマイ クロプロセッサDMAチャンネル命令と;現在動作中D MAチャンネルへのサービスを予め定められた境界条件 が存在するまで継続するためのマイクロプロセッサDM Aチャンネルサービス命令と:境界条件が発生したこと を判定した時点で、DMAエンジンの実行を最も高い優 20 先順位を有する DMA チャンネルに移動するための移動 回路とを含む、前記パーソナルコンピュータシステム。

【0169】(18)第17項記載のDMAチャンネル 回路に於いて、前記移動回路が、前記境界条件がPCI 転送完了状態を含むときにDMAチャンネルを移動する 回路を含む、前記DMAチャンネル回路。

【0170】(19)第17項記載のDMAチャンネル 回路に於いて、前記移動回路が、前記境界条件が受信チ ャンネルが受信FIFOの中にデータを書き込んだこと を含むときにDMAチャンネルを移動する回路を含む、 前記DMAチャンネル回路。

【0171】(20)第17項記載のDMAチャンネル 回路に於いて、前記移動回路が、前記境界条件がDMA チャンネルの受信データ待ちを含むときに、DMA実行 を移動する回路を含む、前記DMAチャンネル回路。

【0172】(21) PCIインタフェース機器20内 _-で、最も高いDMAチャンネル74優先順位を物理媒体 インタフェース上で現在動作中のデータ転送に関連した DMAチャンネル番号に基づいて割り当てる。 本発明 は、現在転送動作中のデータパケットに関するこの優先 40 順位情報をDMA調停ロジック348に供給し、現在動 作中のDMAチャンネルのサービスを予め定められた境 界条件が存在するまで継続する。この方法およびシステ -ム300は、DMAチャンネルの実行をこの最も高い優 先順位DMAチャンネルへ、境界条件が生じたことを確 認した時点で移動させる。

【図面の簡単な説明】

【図1】 本発明を組み入れたパーソナルコンピュータ環 境の動作概要図を図示する。

【図2】本発明の機能ロジックの一般的動作概要図を示 50

- 【図3】本発明の比較ロジックの概念図を図示する。
- 【図4】本発明の比較ロジックの更に詳細な概念表現を 示す。
- 【図 5 】本発明のパケット受信機ロジックのヘッダ比較 機能の更に詳細を図示する。
- 【図6】本発明に適用される一致データセットフィール ドとして考えられるデータ値を図示する。
- 【図7】本発明に適用される一致データセットフィール 10 ドとして考えられるデータ値を図示する。
 - 【図8】本発明に適用される一致データセットフィール ドとして考えられるデータ値を図示する。
 - 【図9】本発明に適用される一致データセットフィール ドとして考えられるデータ値を図示する。
 - 【図10】本発明のプログラム可能選択的書き込み可能 データフリップフロップのひとつの実施例を図示する。
 - 【図11】本発明のプログラム可能ビット選択機能を実 現するための、アドレスフィールド例を示す。
 - 【図12】時分割多重処理されている直接メモリアクセ ス、多重チャンネル環境の図を示し、本発明のDMA命 令処理動作を図示する。
 - 【図13】現時点で動作中のチャンネルに基づく優先順 位の割り当てを図示する表を示す。
 - 【図14】自動ブート機能に適用可能な、本発明のイン タフェース装置構造の一部を示す。
 - 【図15】図14の自動プートピンが動作中状態にセッ トされた際の、内部PCIアドレスバスのピット31及 び30に対応するPCIマスタバス命令の表を示す。
- 【図16】本発明のローカルバスインタフェースをブロ 30 ック図形式で示す。
 - 【図17】水平および垂直同期信号を検出するための本 発明のインタフェース装置のロジックを図式的に示す。
 - 【図18】単一データパケットを単一走査線へ誘導する 操作を含む、本発明の別の機能を図示する。
 - 【図19】単一データパケットを多重ビデオ走査線に写 像するための、本実施例の動作を示す。
 - 【図20】本発明のDMAパケット処理装置で使用され るパケット制御リストデータ構造ならびにデータバッフ ァのメモリマップを図示する。
 - 【図21】DMA機械の部分的流れ図を示し、本発明の パケット処理装置動作を図示する。
 - 【図22】DMA機械の部分的流れ図を示し、本発明の パケット処理装置動作を図示する。
 - 【図23】DMA機械の部分的流れ図を示し、本発明の パケット処理装置動作を図示する。
 - 【図24】 DMA機械の部分的流れ図を示し、本発明の 非同期送信動作を図示する。
 - 【図25】DMA機械の部分的流れ図を示し、本発明の 非同期送信動作を図示する。
 - 【図26】 DMA機械の部分的流れ図を示し、本発明の

非同期送信動作を図示する。

【図27】DMA機械の部分的流れ図を示し、本発明の 等時間間隔送信動作を図示する。

【図28】本発明の補助機能流れ図の例を示す。

【図29】本発明の補助機能流れ図の例を示す。

【図30】DMA機械の部分的流れ図を示し、本発明の ローカルバス/PCIバス相互通信動作を図示する。

【図31】本発明のFIFO回路の中で生じる機能の、 高いレベルでの概念図である。

【図32】本発明のFIF〇回路の中で生じる機能の、 10 120 DMAチャンネルヘッダ比較ロジック 高いレベルでの概念図である。

【符号の説明】

- 10 パーソナルコンピュータ環境
- 12 パーソナルコンピュータ
- 14 周辺機器
- 16 インタフェースパス
- 18 3ポート物理層インタフェース
- 20 PCIインタフェースASIC
- 22 シリアルEPROM
- 24 PCINA
- 26 補助ポートローカルバス
- 28 ローカルバス
- 30、31 アドレスビット
- 34 PCIホストブリッジ
- 36 フラッシュPROM
- (DMA) チャンネル制御静的RAM (SRA 3 8

M)

- 40 使用者定義機能 (AUX)
- 42 ビデオ入出カ用ズームビデオ (ZV) ポート
- 46 ローカルメモリ
- 48 CD ROM装置
- 50 レーザプリンタ
- 52 デスクトップカメラ
- 56 ビデオケーブルセットトップボックス
- 60 PCIバスロジック
- 62 シリアルEPROMインタフェース
- 64 PCIマスタロジック
- 66 PCIスレープロジック
- 68 PCI構成制御ならびに状態レジスタ
- 70 ローカルバスインタフェースロジック
- 72 DMAロジック
- 74 DMAエンジン
- 76 DMA制御ならびに状態レジスタ
- 78 F I F O ロジック
- 80 汎用受信FIFO
- 82 非同期伝送FIFO
- 8 4 等時間間隔伝送FIFO
- 86 ポインタアドレス写像ロジック
- 88 FIFO制御ならびに状態レジスタ
- 90 リンク層制御ロジック

- 92 制御ならびに状態レジスタ
- 94 周期監視ロジック
- 96 周期タイマロジック
- 98 パケット伝送制御ロジック
- 100 CRCロジック
- 102 パケット受信機制御ロジック
- 104 物理リンクインタフェースロジック
- 106 受信データ
- 110 DMAヘッダ比較レジスタおよびロジック
- - 128 優先順位符号化器
 - 129 論理OR回路
 - 136 行き先 I D 比較ロジック
 - 140 転送コード比較ロジック
 - 144、146 比較ロジック
 - 150 AND機能
 - 160 転送コード
 - 162 非同期ヘッダ
 - 164 転送コードビット
- 20 166 等時間間隔ヘッダ
 - 250 レジスタ書き込み回路
 - 252 汎用 I / O (G P I O) 書き込みデータ入力
 - 254 データフリップフロップ
 - 256 クロック信号
 - 258 書き込み可能入力
 - 260 AND機能
 - 262 GPIOアドレス了承信号
 - 264 書き込み標準信号
 - 266 GPIOアドレスピット入力
- 30 300 DMA命令処理環境
 - 302 PCIレジスタ書き込みデータ
 - 304 マルチプレクサ
 - 306 DMAレジスタ書き込みデータ
 - 310 DMAレジスタ
 - 3 1 2 前回アドレスまたは暫定フィールド
- 3 1 4 パケット制御リスト開始アドレスレジスタ
 - 316 DMAバッファ開始アドレスレジスタ
 - 320 DMA状態レジスタ
 - 3 2 2 DMA制御レジスタ
- 40 324 現DMA状態レジスタ
 - 326 準備完了ビット
 - 328 DMAレジスタ書き込み調停選択回路
 - 330 PCIスレーブ信号
 - 332 PCIマスタ信号
 - 334 DMAPCIマスタ周期入力
 - 336 スレーブ終了入力
 - 340 DMAチャンネル調停器
 - 342 ロックチャンネル入力
 - 344 マルチプレクサ
- 50 346 マルチプレクサ

	5 l			5 2
3 4 8	スレーブレジスタ読み込みアドレス入力		484	条件成立時の行き先アドレス
3 5 0	DMAレジスタ読み取りデータ出力		5 0 1	二重ポートRAM
3 7 0	自動ブート入力		5 0 2	リンク側クロック領域
3 9 0	ローカルバスインタフェースブロック		5 0 4	PCI側クロック領域
3 9 2	ローカルバス構成レジスタ		5 0 6	クロック領域ポインタ翻訳ロジック
3 9 4	ズームビデオ(ZV)復号インタフェースブロ		5 0 8	DMA FIFO占有状態ロジック
ック			5 1 0	DMAロジック信号
3 9 6	ZV機械		5 1 2	クロック領域ポインタ翻訳ロジック
3 9 8	アドレス/データ/ビット可能化保持レジスタ		5 1 4	送信機および受信機占有状態ロジック
4 0 0	ローカルバスインタフェース状態機械	10	5 1 6	1394送信受信ロジック信号
4 0 2	スレーブ確認肯定割り込みブロック		5 1 8	マルチプレクサ
4 1 0	ズームポートアドレスマップ		5 2 0	マルチプレクサ
4 1 2	等時間間隔パケットヘッダ		5 2 2	汎用受信書き込みポインタ
4 1 4	等時間間隔パケットデータ		5 2 4	非同期送信読み取りポインタ
4 1 6	メモリ空間		5 2 6	当時間間隔送信読み取りポインタ
4 4 0	ズームビデオ等時間間隔パケット		5 2 8	汎用受信ポインタ
4 5 0	PCI待ち行列		5 3 0	非同期送信書き込みポインタ
4 5 2	開始アドレス		5 3 2	当時間間隔送信書き込みポインタ
4 5 4	ダミーパケット制御リスト		5 3 6	リンククロック 2 5 MHz信号
4 5 6	転送命令パケット制御リスト	20	5 3 8	1 3 9 4 送信/受信ロジック
466	シーケンシャルリスト		5 4 0	バイトパックロジック

[図1]

・コポート物理層

3 PORT

第

-₹٧

POST

(OECIV)

1:972-2

٥ر

顾见徐宏

CO ROM

USER-

PRINTER

2221.0

DESITO:

GAMPRA

DICITAL-

VCP.

¥:8€0-

CASTE SET_TOP

3cx-

.....

347:45 7 14

4 7 2

4 8 0

PC! 20~

-24

26

TASI

(RPL ROU)

36

PCI HCSI areace

PCI ACENT 30

PCI ACBIF- 32

論理機能

DMAレジスタ

パータナルコンじょータ

神感なアナースへ9 PCI SII PIL/パス PCI SERIAL BUS

TO PHY INTERFACE

神のポートローカルハッス

-USER

OSTINES FUNCTION

(AUX)

14 x = 1/46

_PCI取り投い持器

FOCAT FOCAT

ALIX PORT LOCAL BUS

1-97-2

SERIAL SII 710

BACK

ENNIE


CONTROL

/PCIポスト ネスト 34 ブリッラ" IDST CPU

(SRALL)

PCI= SERRE

852 INTERFACE SUFFEREZ 16




PCI側データ出力33ピットバス

PERIPHERIAL CONCES COMM菜是 -48 ヤマシタルピデオ アセートレコータ 1994 | 1977 7 10 | STEAL PORT | 1977 | 1985 | #-27


542 33ビットデータバス

5 4 6







【図3】




【図5】



[図6]



【図7】




【図15】


【図17】

निहे हैं दे	I アドバス
	Cl Address
odr[31]	pdd 30


AUGUSTRUT T	- ADDRESS			
odr[31}	adr[30]	Function 李野 系在		
a	X	PCI memory Command At 144		
1	0	PCI I/O Command_ 4/4		
1	1	PCI Configuration Comments		
		#893 <u>3</u>		




【図8】



【図9】




【図12】




【図13】

[図14]





【図16】




【図19】

【図20】






【図29】




【図21】

【図22】



【図31】




[図23]


C #80%-Orto Orte A PORTING e: Monon≥, (ISO_XUIT TES KO TOT PHATICHY 0->RETR: 35167 101 MBADE CYIOUS WALID

[図24]


8 B2-25.5 (CHX_INT) I F PET CHPMHX + + > THE CHA CHX_INT) #100 BO : Dukeldens YES 布動から MI-HAI ON THE THE にDHA供定 割りをみに付 1->BM FH WHID? 139 { CORR POLICE ĮΝO 秧】 I TOWN : LANG RETURN EL MI MACLIFICATION of thku-UY! 0->LINK マスタエラー非処か? 0 EBSY1-174 -0->0SY- (-jag-Two 开:注心研究林聚的? CH SW TES よったトラトル 不幸から 12. WID 175 LINE: 17-7 GET_NEXT_STREAM アラストリールアベト MINISTER DE OF CHAKINGY OTBSYFITA WUD: TENZINA PLANT TOWN POLY AND THE TOWN POLY AND TH -0 +asr TOURS POL ME STINATE STINE THE SHEET




【図32】



【図25】




【図26】




10 FIG. 22C BUG A


[図27]



[図28]



[図30]



THIS PAGE BLANK (USPTO)